内容发布更新时间 : 2024/12/23 10:27:49星期一 下面是文章的全部内容请认真阅读。

目 录

实验一 数据选择器设计 ................................................................................... 2 实验二 触发器的设计 ....................................................................................... 4 实验三 计数器的设计 ....................................................................................... 6 实验四 数控分频器的设计 .............................................................................. 9 实验五 数字秒表的设计 ............................................................................... 11 实验六 序列检测器设计 ............................................................................... 12 实验七 比较器和D/A器件实现A/D转换功能的电路设计 ............................... 14 实验八 正弦信号发生器的设计 ...................................................................... 16 实验九 电子抢答器的设计 ............................................................................. 18

实验一 数据选择器设计

一、实验目的

熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。

二、实验设备

GW48系列SOPC/EDA实验开发系统实验箱一台 计算机一台

三、实验内容

1、首先利用QuartusⅡ完成2选1多路选择器（例1-1）的文本编辑输入(mux21a.vhd)和仿真测试等步骤，最后在实验系统上进行硬件测试，验证本项设计的功能。

【例1-1】

ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a;

ARCHITECTURE one OF mux21a IS BEGIN

PROCESS (a,b,s) BEGIN

IF s = '0' THEN y <= a ; ELSE y <= b ; END IF;

END PROCESS;

END ARCHITECTURE one ;

2、将2选1多路选择器看成是一个元件mux21a，利用元件例化语句描述图1-1，并将此文件放在同一目录中。以下是部分参考程序：

...

COMPONENT MUX21A

PORT ( a，b，s : IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT ； ...

u1 : MUX21A PORT MAP(a=>a2，b=>a3，s=>s0，y=>tmp); u2 : MUX21A PORT MAP(a=>a1，b=>tmp，s=>s1，y=>outy); END ARCHITECTURE BHV ;

2

图1-1 双2选1多路选择器

按照本章给出的步骤对上例分别进行编译、综合、仿真。并对其仿真波形做出分析说明。

3、引脚锁定以及硬件下载测试。若选择目标器件是EP1C3，建议选实验电路模式5（附录图7），用键1(PIO0，引脚号为1)控制s0；用键2(PIO1，引脚号为2)控制s1；a3、a2和a1分别接clock5(引脚号为16)、clock0(引脚号为93)和clock2(引脚号为17)；输出信号outy仍接扬声器spker(引脚号为129)。通过短路帽选择clock0接256Hz信号，clock5接1024Hz，clock2接8Hz信号。最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使扬声器输出不同音调）。

四、实验报告

1、实验目的 2、实验设备 3、实验内容：

程序、编译图、仿真波形图、RTL电路、引脚锁定图、编程下载图、实验电路模式图。在必要的地方需进行分析说明。

4、实验体会

3