内容发布更新时间 : 2024/12/25 0:03:56星期一 下面是文章的全部内容请认真阅读。
第二次练习答案
单选题:
1、B 2、D 3、A 4、D 5、B 6、B 7、C 8、C 9、C 10、D 11、A 12、D 13、B 14、D 15、B 16、D 17、B 18、C 19、D 20、D 21、C 22、D 23、B 24、B 25、D 26、D 27、B 28、C 29、A 30、C 31、C 32、C 33、B 34、B 35、B 36、D 37、C 38、D 39、A 40、B 41、B 42、B
综合题:
1、解:定点小数表示时0111 1111最大,为1-2-7。1111 1111最小,为-(1-2-7)
定点整数表示时0111 1111最大,为27-1。1111 1111最小,为-(27-1)
2、解:定点小数表示时0111 1111最大,为1-2-7。1000 0000最小,为-1
定点整数表示时0111 1111最大,为27-1 = 127。1000 0000最小,为-27即-128
3、解:原码:1 0011010,左移1 1101000,真值-104 右移1 0000110,真值-6
补码:1 1100110,左移1 0011000,真值-104 右移1 1111001,真值-7 反码:1 1100101,左移1 0010111,真值-104 右移1 1111001,真值-6
4、解:[A]补=0 0001111,[B]补=0 0011000
[A+B]补=0 0001111+0 0011000=0 0100111 真值为39 [A-B]补=0 0001111+1 1101000=1 1110111 真值为-9
5、解:[x]原 = 1 1101 [y]原 = 0 1011,乘法过程如下: A部分积 00 0000 00 1101 00 1101 00 0110 00 1101 01 0011 00 1001 00 0000 00 1001 00 0100 00 1101 01 0001 00 1000 C乘数/部分积 1011 1101 1110 1111 1111 说明 最低位1,加被乘数 右移,最低位1,加被乘数 右移,最低位0,加0 右移,最低位1,加被乘数 右移,乘数位乘完,得到乘积 符号位异或得1,乘积为负,x×y为-0.10001111。
6、解:[x]原 = 0 1011 [y]原 = 0 1101,绝对值除的过程如下: A被除数 00 1011 11 0011 11 1110 11 1100 00 1101 C商 0 说明 被除数减除数,加[-|y|]补 余数为负,上商0 左移之后加除数 00 1001 01 0010 11 0011 00 0101 00 1010 11 0011 11 1101 11 1010 00 1101 00 0111 0 1 0 1 1 0110 01101 余数为正,上商1 左移之后减除数 余数为正,上商1 左移之后减除数 余数为负,上商0 左移之后加除数 余数为正,上商1 符号位异或为0,商为正,x/y = 0.1101,余数为0.0111×2-4
7、解:
(1)A中为:BCH B中为:B0H
(2)C中为:6CH,此时OF为1,SF为0,CF为1
(3)D中为:0CH,此时OF为0,SF为0,CF为0(够减,没有借位) 8、解:
(1)R1内容为134二进制表示,为86H;R2内容为246二进制表示,为F6H
R5为x – y 为90H; R6为x + y为7CH。
(2)执行程序段后,m为86H,十进制值为-122;k1为m – n为-112
(3)能用同一个加法器及辅助电路实现。n位加法器实现的是模2n运算,对于无符号数和有符号数加减按同样的方法、同样的电路处理,它们的区别在于对最高位的理解不同,造成结果是否溢出的判断方法不同。
(4)三种方法可判断溢出:结果双符号位是否不同、最高数值进位和符号进位是否不同、结果符号是否和运算数据符号不同。int k2 = m + n发生溢出。
第三次练习题
单选题:
1、采用规格化的浮点数是为了()
A、增加数据的表示范围 B、方便浮点运算
C、防止运算时数据溢出 D、增加数据的表示精度
2、在浮点数中,当数的绝对值太大,以至于超过机器所能表示的数据时,称为浮点数 的()
A、正上溢 B、上溢 C、正溢 D、正下溢
3、以下()表示法主要用来表示浮点数中的阶码 A、原码 B、补码 C、反码 D、移码 4、浮点加减运算中的对阶指()
A、将较小的一个阶码调整到与较大的一个阶码相同 B、将较大的一个阶码调整到与较小的一个阶码相同 C、将被加数的阶码调整到与加数的阶码相同 D、将加数的阶码调整到与被加数的阶码相同
5、如果浮点数的尾数用补码表示,则下列()中的尾数是规格化形式 A、1.11000 B、0.01110 C、0.01010 D、1.00010
6、假定采用IEEE 754 单精度浮点数格式表示一个数为45100000H,则该数为() A、(+1.125)10×210 B、(+1.125)10×211 C、(+0.125)10×211 D、(+0.125)10×210
7、设某浮点数共12 位,其中阶码含1 位符号共4 位,以2 为底,补码表示;尾数含1 位符号共8 位,补码表示,规格化,则能表示的最大正数是() A、27 B、28 C、28-1 D、27-1
8、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示,且数位分别为5 位和7 位(均含2 位符号位)。若 有两个数x = 27×29/32,y = 25×5/8,则用浮点加法计算x + y 的最终结果是() A、00111 1100010 B、00111 0100010 C、01000 0010001 D、发生溢出
9、假设i、f、d 数据类型分别是int、float 和double(int 用补码表示,float 和double
分别用IEEE 754 的单精度和双精度浮点格式表示),已知i = 785,f = 1.5678e3,d = 1.5e100, 若在32 位计算机中执行下列关系表达式,则结果为真的是() I、i = = (int)(float)i II、f = = (float)(int)f III、f = = (float)(double)f IV、(d + f) – d = = f
A、仅I 和II B、仅I 和III C、仅II 和III D、仅III 和IV
10、float 型数据通常用IEEE 754 单精度浮点数格式表示,若编译器将float 型变量x 分 配在一个32 位浮点寄存器FR1 中,且x = -8.25,则FR1 的内容是() A、C104 0000H B、C242 0000H C、C184 0000H D、C1C2 0000H 11、运算器虽由许多部件组成,但核心部件是() A、算术逻辑运算单元ALU B、多路开关 C、数据总线 D、累加寄存器ACC
12、使用74LS181 这种器件来构成一个16 位的ALU,需要使用()片。
A、2 B、4 C、8 D、16
13、用4 片74181 和1 片74182 相配合,具有()传递功能 A、串行进位 B、组内并行进位,组间串行进位
C、组内串行进位,组间并行进位 D、组内、组间均为并行进位 14、和外存储器相比,内存储器的特点是()
A、容量大、速度快、成本低 B、容量大、速度慢、成本高 C、容量小、速度快、成本高 D、容量小、速度快、成本低
15、存储体按照一定的顺序划分成许多存储单元,存储单元有一个编号,称为存储单元 的地址,访问存储器必须按照地址进行,存储单元中存放的是() A、存储器单元的地址编号 B、指定单元存放的数据
C、将要写入存储单元的内容 D、访问存储器的控制命令 16、磁盘属于()类型的存储器 A、随机存取存储器 B、只读存储器
C、顺序存取存储器 D、直接存取存储器
17、某计算机系统,其操作系统保存在硬盘上,其内存储器应该采用() A、RAM B、ROM C、RAM 和ROM D、都不对 18、计算机的存储系统是指()
A、RAM B、ROM C、主存储器 D、Cache、主存储器和外存储器
19、、一般存储系统由三级组成,下列关于各级存储器的作用及速度、容量的叙述中正 确的是()
A、主存存放正在CPU 中运行的程序,速度较快,容量很大
B、Cache 存放当前所有频繁访问的数据,特点是速度最快、容量较小
C、外存存放需联机保存但暂时不执行的程序和数据,容量很大且速度很慢 D、外存存放需联机保存但暂时不执行的程序和数据,容量很大且速度很快 20、以下器件中存取速度最快的是() A、Cache B、主存 C、寄存器 D、磁盘
21、在下列几种存储器中,CPU 可直接访问的是() A、主存储器 B、磁盘 C、磁带 D、光盘 22、下列叙述中,()是正确的
A、主存可由RAM 和ROM 组成 B、主存只能由RAM 组成 C、主存只能由ROM 组成 D、都不对
23、在存储器层次结构中,存储器从速度最快到最慢的排列顺序是() A、寄存器-主存-Cache-辅存 B、寄存器-主存-辅存-Cache C、寄存器-Cache-辅存-主存 D、寄存器-Cache-主存-辅存
24、在存储器层次结构中,存储器从容量最大到最小的排列顺序是() A、寄存器-主存-Cache-辅存 B、寄存器-主存-辅存-Cache C、辅存-主存-Cache-寄存器 D、寄存器-Cache-主存-辅存 25、以下()表示从主存M 中读出数据 A、M(MAR) →MDR B、(MDR) →M(MAR) C、M(MDR) →MAR D、(MAR) →M(MDR) 26、以下()表示向主存M 中写入数据 A、M(MAR) →MDR B、(MDR) →M(MAR)
C、M(MDR) →MAR D、(MAR) →M(MDR) 27、用户程序所存放的主存空间属于() A、随机存取存储器 B、只读存储器
C、顺序存取存储器 D、直接存取存储器 28、下列说法中正确的是()
A、半导体RAM 信息可读可写,且断电后仍能保持记忆
B、DRAM 是易失性RAM,而SRAM 中的存储信息是不易失的
C、半导体RAM 是易失性RAM,但只要电源不断电,所存信息是不丢失的 D、半导体RAM 是非易失性的RAM
29、下面有关系统主存的叙述中,错误的是() A、RAM 是可读可写存储器,ROM 是只读存储器
B、ROM 和RAM 的访问方式相同,都采用随机访问方式进行 C、系统的主存由RAM 和ROM 组成
D、系统的主存都是用DRAM 芯片实现的 30、静态半导体存储器SRAM 指()
A、在工作过程中,存储内容保持不变 B、在断电后信息仍保持不变 C、不需动态刷新 D、芯片内部有自动刷新逻辑 31、半导体静态存储器SRAM 的存储原理是() A、依靠双稳态电路 B、依靠定时刷新 C、依靠读后再生 D、信息不再变化 32、动态RAM 的特点是() A、工作中存储内容动态地变化 B、工作中需要动态地改变访存地址 C、每隔一定时间刷新一遍
D、每次读出后需根据原存内容全部刷新一遍 33、和静态RAM 相比,动态RAM 具有()优点 A、容量能随应用任务需要动态变化 B、成本低、功耗低
C、掉电后内容不会丢失 D、内容不需要再生
34、DRAM 的刷新是以()为单位进行的 A、存储单元 B、行 C、列 D、存储元
35、某SRAM 芯片,其存储容量为64K×16 位,该芯片的地址线和数据线数目为() A、64、16 B、16、64 C、64、8 D、16、16 36、某存储器容量为32K×16 位,则()
A、地址线为16 根,数据线为32 根 B、地址线为32 根,数据线为32 根 C、地址线为15 根,数据线为16 根 D、地址线为15 根,数据线为32 根 37、在存储器芯片中,地址译码采用双译码方式是为了() A、扩大寻址范围 B、减少存储单元数目
C、增加存储单元数目 D、减少存储单元选通线数目
38、在1K×1 位的存储芯片中,采用双译码方式,译码器的输出信号有()条 A、1024 B、64 C、32 D、10