内容发布更新时间 : 2024/4/28 17:44:24星期一 下面是文章的全部内容请认真阅读。

综合题：

1、写出下列十进制数据的IEEE 754 编码。（1）0.15625 （2）-5

2、假设浮点数的阶码为5 位，尾数为10 位，均含有2 位符号位，求x + y。 x = 2010×0.11011011 y = 2100×(-0.10101100)

3、设浮点数阶码和尾数均用补码表示，基为2，阶码4 位，尾数10 位，各包含1 位符 号位：（1）将27/64 转换为浮点数。（2）将-27/64 转换为浮点数。

4、已知两个实数x = -68，y = -8.25，它们在C 语言中定义为float 型变量，分别存放在 寄存器A 和B 中，另外还有两个寄存器C 和D。A、B、C、D 都是32 位的寄存器。请回 答下列问题（用十六进制表示二进制序列）。 （1）寄存器A 和B 中的内容分别是什么？

（2）x 和y 相加后的结果放在C 寄存器中，寄存器C 中的内容是什么？ （3）x 和y 相减后的结果放在D 寄存器中，寄存器D 中的内容是什么？

5、某16K×1 位的DRAM 存储芯片的读写周期T = 0.1μs，如果芯片的最大刷新间隔不

允许超过2ms，否则有可能丢失信息。问：（1）刷新周期是多少？将DRAM 存储芯片刷新 一遍需要多少个刷新周期？（2）若采用分布刷新方式，则刷新信号周期是多少？（3）若采 用集中刷新方式，则将DRAM 芯片刷新一遍需要多少时间？不能提供读写服务的百分比（死 时间率）是多少？__

单选题：

1、D 2、B 3、D 4、A 5、D 6、B 7、D 8、D 9、B 10、A 11、A 12、B 13、D 14、C 15、B 16、D 17、C 18、D 19、C 20、C 21、A 22、A 23、D 24、C 25、A 26、B 27、A 28、C 29、D 30、C 31、A 32、C 33、B 34、B 35、D 36、C 37、D 38、B

综合题：

1、解：（1）0 0111 1100 0100 0000 0000 0000 0000 000 （2）1 1000 0001 0100 0000 0000 0000 0000 000

2、解：x + y = 2011×（-0.11101010）

3、解：（1）阶码：1 111 尾数：0 11011 0000 （2）阶码：1 111 尾数：1 00101 0000

4、解：（1）A中为：C288 0000H B中为：C104 0000H （2）C中为C298 8000H （3）D中为C26F 0000H

（2、3问解答方法：一、直接用十进制运算出结果，转换为浮点表示。二、按浮点数运算步骤运算，得到结果，需注意：求阶差直接减阶码，移位调整移回隐含位1，运算可按原码方法运算，但有隐含位，结果的规格化把隐藏位仍隐藏起来。）

5、解：（1）0.1μs，128个刷新周期 （2）15.625μs

（3）12．8μs，0.64%

第四次练习题

单选题：

1、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输 率最高的是（）

A、DRAM B、SRAM C、FLASH D、EEPROM

2、既具有SRAM 读写的灵活性和较快的访问速度，又在断电后可不丢失信息的ROM 是（）

A、EEPROM B、FLASH C、EPROM D、PROM 3、下列存储器中可电改写的只读存储器是（） A、EEPROM B、EPROM C、ROM D、RAM 4、下列几种存储器中，（）是易失性存储器

A、Cache B、EPROM C、Flash Memory D、CDROM 5、下列各类存储器中，不采用随机方式的是（） A、EPROM B、CDROM C、DRAM D、SRAM 6、某内存若为16MB，则表示其容量为（）KB A、16 B、16384 C、1024 D、16000

7、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H 的存储字节顺序按地址从小到大依次是（）

A、12345678 B、78563412 C、87654321 D、34127856

8、某计算机字长为32 位，存储器容量为16MB，CPU 按半字寻址时可寻址的单元数为 （）

A、224 B、223 C、222 D、221

9、某计算机字长为16 位，存储器容量为64KB，CPU 按字寻址，其可寻址的单元数是 （）

A、64K B、32KB C、32K D、64KB

10、4 片16K×8 位的存储芯片，可设计为（）容量的存储器 A、32K×16 位 B、16K×16 位 C、32K×8 位 D、8K×16 位

11、16 片2K×4 位的存储器可以设计为（）存储容量的16 位存储器 A、16K B、32K C、8K D、2K

12、设CPU 地址总线有24 根，数据总线有32 根，用512K×8 位的RAM 芯片构成该 机的主存储器，则该机主存最多需要（）片这样的存储芯片。 A、256 B、512 C、64 D、128

13、某计算机主存容量为64KB，其中ROM 区为4KB，其余为RAM 区，按字节编址。 现用2K×8 位的ROM 芯片和4K×4 位的RAM 芯片来设计该存储器，则需要上述规则的 ROM 芯片数和RAM 芯片数分别是（） A、1、15 B、2、15 C、1、30 D、2、30

14、某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8 位的RAM 芯片组成32MB 的主存储器，则存储器地址寄存器MAR 的位数至少是（） A、22 位 B、23 位 C、25 位 D、26 位

15、用存储容量为16K×1 位的存储器芯片来组成一个64K×8 位的存储器，则在字方 向和位方向上分别扩展了（）倍

A、4 和2 B、8 和4 C、2 和4 D、4 和8

16、双口RAM 在（）情况下会发生读写冲突

A、左端口和右端口的地址码不同 B、左端口和右端口的地址码相同 C、左端口和右端口的数据码不同 D、左端口和右端口的数据码相同

17、多模块交叉存储器实际上是一种模块式存储器，它能（）独立的读写操作 A、并行执行多个 B、串行执行多个 C、并行执行一个 D、串行执行一个 18、高速缓冲存储器Cache 一般采用（） A、随机存取方式 B、顺序存取方式 C、半顺序存取方式 D、只读不写方式

19、在Cache 中，常用的替换策略有：随机法RAND、先进先出法FIFO 和近期最少使 用法LRU，其中与局部性原理密切相关的是（） A、随机法RAND B、近期最少使用法LRU C、先进先出法FIFO D、都不是

20、如果一个高速缓存系统中，主存的容量为12MB，Cache 的容量为400KB，则该存 储系统的总容量为（）

A、12MB+400KB B、12MB C、400KB D、12MB-400KB

21、假设某计算机的存储系统由Cache 和主存组成，某程序执行过程中访存1000 次， 其中访问Cache 缺失50 次，则Cache 的命中率是（） A、5% B、9.5% C、50% D、95%

22、某计算机的Cache 共有16 块，采用2 路组相联映射方式（即每组2 块）。每个主存

块大小为32 字节，按字节编址。主存129 号单元所在的主存块应装入到的Cache 组号是（） A、0 B、1 C、4 D、6

23、常用的虚拟存储器寻址系统由（）两级存储器组成

A、主存-辅存 B、Cache-主存 C、Cache-辅存 D、主存-主存 24、以下有关虚存的叙述中，正确的是（） A、对应用程序员透明，对系统程序员不透明 B、对应用程序员不透明，对系统程序员透明 C、对应用程序员、系统程序员都不透明 D、对应用程序员、系统程序员都透明

25、下列命令组合情况，一次访存过程中，不可能发生的是（） A、TLB 未命中、Cache 未命中、Page 未命中 B、TLB 未命中、Cache 命中、Page 命中 C、TLB 命中、Cache 未命中、Page 命中 D、TLB 命中、Cache 命中、Page 未命中

26、下列因素中，与Cache 的命中率无关的是（） A、Cache 块的大小 B、Cache 的容量 C、主存的存取时间 D、以上都无关 27、下列说法中，正确的是（）

A、Cache 与主存统一编址，Cache 的地址空间是主存地址空间的一部分 B、主存储器只由易失性的随机读写存储器构成 C、单体多字存储器主要解决访存速度的问题 D、以上都不正确

28、在虚存中页表分为快表和慢表，以下关于页表的叙述中正确的是（） A、快表和慢表都存储在主存中，但快表比慢表容量小 B、快表采用了优化搜索算法，因此查找速度快

C、快表比慢表的命中率高，因此快表可以得到更多的搜索结果

D、快表采用快速存储器器件组成，按照查找内容访问，因此比慢表查找速度快 综合题：

1、设CPU 的地址总线16 根，双向数据总线8 根，控制总线中与主存有关的信号有 MREQ#和WE#。主存地址空间分配如下（均按字节编址）： 0000H ~ 3FFFH 为系统程序区，由只读存储芯片组成； 4000H ~ 4FFFH 为系统程序工作区，由SRAM 组成； 6000H ~ 9FFFH 为用户程序区，也由SRAM 组成。

现有如下存储芯片若干：EPROM，8K×8 位（控制端仅有CS#），SRAM，16K×1 位， 2K×8 位，4K×8 位，8K×8 位。

请从上述芯片中选择适当芯片设计该计算机主存，可另外选用门电路和3-8 译码器。 2、下表所示的各存储器方案中，哪些是合理的？哪些不合理？对那些不合理的可以怎 样修改？

存储器 MAR 位数存储器的单元数每存储单元位数 （1） 10 1024 8 （2） 10 1024 12 （3） 8 1024 8 （4） 12 1024 16 （5） 8 8 1024 （6） 1024 10 8

3、某机器字长为8 位，试用以下所给芯片设计一个容量为10KB 的存储器，其中RAM 为高8KB，ROM 为低2KB，最低地址为0。选用的RAM 芯片类型为4K×8 位，ROM 芯 片类型为2K×4 位。回答以下问题：

（1）RAM 和ROM 的地址范围分别是多少？ （2）每种芯片各需要多少片？

（3）存储器的地址线、数据线各为多少根？

（4）画出存储器的结构图及与CPU 连接的示意图。

4、CPU 执行一段程序时，Cache 完成存取的次数为5000 次，主存完成存取的次数为 200 次。已知Cache 存取周期tc 为40ns，主存的存取周期tm 为160ns，分别求（1）Cache 的命中率h。（2）平均访问时间ta。（3）Cache-主存系统的访问效率e。

5、假设机器周期为10ns，Cache 访问时间为1 个周期，主存访问时间是20 个周期，回

答以下问题：（1）设命中率为95%，求平均访问时间。（2）如果Cache 容量增加一倍而使 命中率提高到97%，然而因此使机器周期延长到12ns，这样的改动方案是否值得采取？ 6、某计算机的主存地址空间大小为256MB，按字节编址。指令Cache 和数据Cache 分

离，均有8 个Cache 行，每个Cache 行大小为64B，数据Cache 采用直接映射方式。现有两 个功能相同的程序A 和B，其伪代码如下： 程序A：

int a[256][256]; ……

int sum_array1() {

int i, j, sum = 0;

for(i = 0; i < 256; i++) for( j = 0; j < 256; j++) sum += a[i][j]; return sum; }

程序B：

int a[256][256]; ……

int sum_array2() {

int i, j, sum = 0;

for(j = 0; j < 256; j++) for( i = 0; i < 256; i++) sum += a[i][j]; return sum; }

假定int 类型数据用32 位补码表示，程序编译时i，j，sum 均分配在寄存器中，数组a

按行优先方式存放，其地址为320（十进制数）。请回答下列问题，要求说明理由或给出计 算过程。（1）若不考虑用于Cache 一致性维护和替换算法的控制位，则数据Cache 的总容量 为多少？（2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache 行号分别是多少 （Cache 行号从0 开始）？（3）程序A 和B 的数据访问命中率各是多少？哪个程序的执行 时间更短？__