内容发布更新时间 : 2025/1/4 3:00:19星期一 下面是文章的全部内容请认真阅读。
3组合逻辑电路习题解答 33
自我检测题
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是I7、I6、I5、…、I0，输出为
Y2Y1Y0。输入输出均为低电平有效。当输入I7I6I5…I0为11010101时，输出Y2Y1Y0为
010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出Y7~Y0= 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y(A＞B) 、Y(A＝B)和Y(A＜B)，则Y(A＞B)的逻辑表达式为AB。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A．电路未达到最简 B．电路有多个输出
C．电路中的时延 D．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？
A．在输出级加正取样脉冲 B．在输入级加正取样脉冲 C．在输出级加负取样脉冲 D．在输入级加负取样脉冲
12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A．01→10 B．00→10 C．10→11 D．11→01
13．译码器74HC138的使能端E1E2E3取值为 时，处于允许译码状态。 A．011 B．100 C．101 D．010
14．数据分配器和 有着相同的基本电路结构形式。
A．加法器 B．编码器 C．数据选择器 D．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A．2 B．4 C．8 D．16
16．比较两位二进制数A=A1A0和B=B1B0，当A＞B时输出F=1，则F表达式是 。
3组合逻辑电路习题解答 34
A．F?A1B1 B．F?A1A0?B1?B0
C．F?A1B1?A1?B1A0B0 D．F?A1B1?A0?B0
17．集成4位数值比较器74LS85级联输入IA＜B、IA=B、IA＞B分别接001，当输入二个相等的4位数据时，输出FA＜B、FA=B、FA＞B分别为 。 A．010 B．001 C．100 D．011
18．实现两个四位二进制数相乘的组合电路，应有 个输出函数。 A． 8 B．9 C．10 D．11
19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。
A．2 B．3 C．4 D．5
20．在图T3.20中，能实现函数F?AB?BC的电路为 。 +5V14131211&&&74LS138109&8ABC1≥1≥1≥1FCBA100A0A1A2E1E2E3123C4567ABFY0Y1Y2Y3Y4Y5Y6Y7Y0&FY7
图T3.20
（a） （b） （c）
A．电路 （a） B．电路（b） C．电路（c） D．都不是
习 题
1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。
A&BC≥1S≥1&1&&&≥1CO
图P3.1
3组合逻辑电路习题解答 35
解： CO=AB+BC+AC
S?ABC?（A?B?C）CO?ABC?（A?B?C）AB?BC?AC
?ABC?（A?B?C）ABBCAC
?ABC?AABBCAC?BABBCAC?CABBCAC ?ABC?ABBCC?BACAC?CABBA ?ABC?ABC?ABC?ABC
真值表
A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 S 0 1 1 0 CO 0 0 0 1 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 S 1 0 0 1 CO 0 1 1 1 电路功能：一位全加器，A、B为两个加数，C为来自低位的进位，S是相加的和，CO是进位。
2．已知逻辑电路如图P3.2所示，试分析其逻辑功能。
ABC&P1&P2&P3&&P4F
图P3.2
解：（1）逻辑表达式
P1?ABC，P2?BP1?BABC，P3?AP1?AABC，P4?CP1?CABC F?P2P3P4?BABCAABCCABC?BABC?AABC?CABC
?ABC(A?B?C) ?(A?B?C)(A?B?C)
?ABC?ABC?ABC?ABC?ABC?ABC