内容发布更新时间 : 2024/5/22 6:44:40星期一 下面是文章的全部内容请认真阅读。

实验一 半加器的设计

一、 实验目的

1、掌握简单组合电路的设计；

2、掌握CASE语句的应用方法； 3、掌握真值表到VHDL的综合； 4、熟练掌握MAXPLUS II的使用。 二、实验内容

1、熟练软件基本操作，完成半加器的设计；

2、正确设置仿真激励信号，全面检测设计逻辑；

1、半加器的设计

半加器只考虑了两个加数本身，没有考虑由低位来的进位。 半加器真值表： 被加数A 0 0 1 1

加数B 0 1 0 1 和数S 0 1 1 0 进位数C 0 0 0 1 三、实验原理

半加器逻辑表达式：S?AB?AB?A?B；C?AB 2、利用CASE语句进行半加器的设计 3、将生成的半加器生成元件 1、完成半加器设计。

2、完成VHDL半加器设计与仿真（记录仿真波形）。 3、生成半加器元件。

四、实验步骤

五、思考题：

1、怎样自建元件？自建元件的调用要注意什么？

实验二 全加器的设计

二、 实验目的

1、掌握图形的设计方式；

2、掌握自建元件及调用自建元件的方法； 3、熟练掌握MAXPLUS II的使用。

二、实验内容

1、熟练软件基本操作，完成全加器的设计；

2、正确设置仿真激励信号，全面检测设计逻辑；

三、实验原理

1、全加器的设计

全加器除考虑两个加数外，还考虑了低位的进位。 全加器真值表： Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci?1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1 全加器逻辑表达式：

1

Si?Ai?Bi?Ci?1；Ci?(Ai?Bi)Ci?1?AB

2、利用半加器元件完成全加器的设计 图形方式（其中HADDER为半加器元件）

四、实验步骤

1、完成图形全加器设计。

2、完成VHDL全加器设计与仿真（记录仿真波形）。

3、利用半加器元件进行图形的全加器设计。

五、思考题：

1、怎样自建元件？自建元件的调用要注意什么？

2

附加自选实验 二位加法计数器的设计

一、实验目的

1、掌握二位加法计数器的原理；

2、掌握二位加法计数器的VHDL描述。 3、深入理解VHDL中元件例化的意义。

二、实验内容

1、完成带进位功能二位加法计数器的VHDL设计； 2、正确设置仿真激励信号，全面检测设计逻辑； 3、综合下载，进行硬件电路测试。

三、实验原理

1、二位加法计数器中使用了矢量类型的数据，用来表示计数的数值。

2、元件的例化就是元件的调用，是层次化设计的基础。 具体设计程序由学生自己完成。

四、实验步骤

1、了解二位加法计数器的工作原理。 2、用VHDL文本方式设计二位加法计数器。

3、进行二位加法计数器的设计仿真（记录仿真波形）。 4、进行二位加法计数器的设计下载与测试。

五、思考题

1、怎样设计“减法”计数器？ 2、进位信号的设置应注意什么？

3