内容发布更新时间 : 2024/12/23 11:25:47星期一 下面是文章的全部内容请认真阅读。

令在某个函数运行前获得时间标记计数器值，然后运行该函数后，立即再次执行RDTSC指令，并将再次获得的时间标记计数器值与之前的计数值相减，得到的差值就是运行该函数需要的时钟周期数（乘以时钟周期，等于运行时间）。请利用混合编程方法显示某个函数的运行时钟周期数。 〔解答〕

第5章 微机总线

〔习题5.1〕简答题

〔解答〕

① 数据总线承担着处理器与存储器、外设之间的数据交换，既可以输入也可以输出，故其是双向的。

② 为减少引脚个数，8086采用了地址总线和数据总线分时复用。即数据总线在不同时刻还具有地址总线的功能。

③ 具有三态能力的引脚当输出呈现高阻状态时，相当于连接了一个阻抗很高的外部器件，信号无法正常输出；即放弃对该引脚的控制，与其他部件断开连接。

④ 处理器的运行速度远远快于存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个保持总线信号状态不变的时钟周期。

⑤ 猝发传送是处理器只提供首地址、但可以从后续连续的存储单元中读写多个数据。 ⑥ 总线上可能连接多个需要控制总线的主设备，需要确定当前需要控制总线的主设备，所以需要总线仲裁。

⑦ 异步时序是由总线握手（Handshake）联络（应答）信号控制，不是由总线时钟控制。故总线时钟信号可有可无。

⑧ 单总线结构限制了许多需要高速传输速度的部件。32位PC机采用多种总线并存的系统结构。各种专用局部总线源于处理器芯片总线，以接近处理器芯片引脚的速度传输数据，它为高速外设提供速度快、性能高的共用通道。

⑨ 4个。

⑩ 即插即用技术是指32位PC机的主板、操作系统和总线设备配合，实现自动配置功能。

〔习题5.2〕判断题 〔解答〕

① 对 ⑥ 错

② 对 ⑦ 对

③ 错 ⑧ 对

④ 对 ⑨ 对

⑤ 对 ⑩ 错

〔习题5.3〕填空题

〔解答〕

① 0

② 读RD，写WR

③ 存储器读，存储器读，存储器写 ④ 4，2，10ns

⑤ 低有效，IOR，0010 ⑥ 寻址，数据传送

－ －37

⑦ 127，1.5Mb/s，12Mb/s ⑧ 地址，数据 ⑨ D/C，W/R ⑩ BRDY，I/O CH RDY 〔习题5.4〕

处理器有哪4种最基本的总线操作（周期）？ 〔解答〕

存储器读、存储器写，I/O读、I/O写。 〔习题5.5〕

8086处理器的输入控制信号有RESET，HOLD，NMI和INTR，其含义各是什么？当它们有效时，8086 CPU将出现何种反应？ 〔解答〕

RESET：复位输入信号，高电平有效。该引脚有效时，将迫使处理器回到其初始状态；转为无效时，CPU重新开始工作。

HOLD：总线请求，是一个高电平有效的输入信号。该引脚有效时，表示其他总线主控设备向处理器申请使用原来由处理器控制的总线。

NMI：不可屏蔽中断请求，是一个利用上升沿有效的输入信号。该引脚信号有效时，表示外界向CPU申请不可屏蔽中断。

INTR：可屏蔽中断请求，是一个高电平有效的输入信号。该引脚信号有效时，表示中断请求设备向处理器申请可屏蔽中断。 〔习题5.6〕

区别概念：指令周期、总线周期（机器周期）、时钟周期、T状态。 〔解答〕

指令周期：一条指令从取指、译码到最终执行完成的过程。 总线周期（机器周期）：有数据交换的总线操作。

时钟周期：处理器的基本工作节拍，由时钟信号产生，一个高电平和一个低电平为一个周期。

T状态：完成特定操作的一个时钟周期。由于时间上一个T状态等于一个时钟周期，所以常常将两者混为一谈。 〔习题5.7〕

总结8086各个T状态的主要功能。 〔解答〕

T1状态：总线周期的第一个时钟周期主要用于输出存储器地址或I/O地址； T2状态：输出读/写控制信号。

T3状态：锁存地址、处理器提供的控制信号和数据在总线上继续维持有效，且T3时钟的前沿（下降沿）对READY引脚进行检测。READY信号有效，进入T4周期。

T4状态：总线周期的最后一个时钟周期，处理器和存储器或I/O端口继续进行数据传送，直到完成，并为下一个总线周期做好准备。

Tw状态：等待状态。处理器在T3前沿发现READY信号无效后，插入Tw。Tw状态的引脚信号延续T3时的状态、维持不变。

－ －38

〔习题5.8〕

请解释8086（最小组态）以下引脚信号的含义：CLK，A19/S6～A16/S3，AD15～AD0，ALE，M/IO，RD和WR。默画它们在具有一个等待状态的存储器读总线周期中的波形示意。 〔解答〕

CLK：时钟输入。时钟信号是一个频率稳定的数字信号，其频率就是处理器的工作频率，工作频率的倒数就是时钟周期的时间长度。

A19/S6～A16/S3：地址/状态分时复用引脚，是一组4个具有三态能力的输出信号。这些引脚在访问存储器的第一个时钟周期输出高4位地址A19～A16，在访问外设的第一个时钟周期输出低电平无效；其他时间输出状态信号S6～S3。

AD15～AD0：地址/数据分时复用引脚，共16个引脚，用作地址总线时是单向输出信号；用作数据总线时是双向信号，具有三态输出能力。

ALE：地址锁存允许，是一个三态、输出、高电平有效的信号。有效时，表示复用引脚（AD15～AD0和A19/S6～A16/S3）上正在传送地址信号。

M/IO：访问存储器或者I/O，是一个三态输出信号，该引脚高电平时，表示处理器将访问存储器，此时地址总线A19～A0提供20位的存储器物理地址。该引脚低电平时，表示处理器将访问I/O端口，此时地址总线A15～A0提供16位的I/O地址。

RD：读控制，也是一个三态、输出低电平有效信号。有效时，表示处理器正在从存储单元或I/O端口读取数据。

WR：写控制，是一个三态、输出低电平有效信号。有效时，表示处理器正将数据写到存储单元或I/O端口。

T1 CLK M/IOBHE/S7, A19/S6～A16/S3

BHEA19~A06 T2 T3 Tw T4 S7～S0 高阻 高阻 AD15～AD0 A15～A0 输入数据 ALE RD READY

图6-1 具有一个Tw的存储器读总线周期时序

〔习题5.9〕

区别如下总线概念：芯片总线、局部总线、系统总线；并行总线、串行总线；地址总线、数据总线、控制总线；ISA总线、PCI总线。 〔解答〕

芯片总线：是指大规模集成电路芯片内部，或系统中各种不同器件连接在一起的总线；用于芯片级互连。

局部总线：位于处理器附件的器件相互连接的总线，相对于芯片总线。 系统总线：通常是指微机系统的主要总线。

－ －39

并行总线：采用并行传输方式的总线。

串行总线：将多位数据按二进制位的顺序在数据线上逐位传送的总线。 地址总线：实现地址信息互连和交换的一组导线。 数据总线：实现数据信息互连和交换的一组导线。

控制总线：控制协调处理器和内存、外设交互信息的一组导线。

ISA总线：即IBM PC/AT总线，以处理器80286引脚形成的总线，分成支持8位操作的前62信号和扩展16位操作的后36信号。

PCI总线：外设部件互连总线，不仅适用于IA-32处理器，也适用其它处理器，支持32位和64位操作，广泛用于32位通用微型计算机中。 〔习题5.10〕

什么是同步时序、半同步时序和异步时序？ 〔解答〕

同步时序：总线操作的各个过程由共用的总线时钟信号控制。

半同步时序：总线操作仍由共用的总线时钟信号控制，但慢速模块可以通过等待信号让快速模块等待。

异步时序：总线操作需要握手（Handshake）联络（应答）信号控制，总线时钟信号可有可无。 〔习题5.11〕

EISA总线的时钟频率是8MHz，每2个时钟可以传送一个32位数据，计算其总线带宽。

〔解答〕

（32×8）÷（2×8）＝16MBps 〔习题5.12〕

PCI总线有什么特点？ 〔解答〕

PCI总线与处理器无关，具有32位和64位数据总线，有＋5V和＋3.3V两种设计，采用集中式总线仲裁、支持多处理器系统，通过桥（Bridge）电路兼容ISA/EISA总线，具有即插即用的自动配置能力等一系列优势。 〔习题5.13〕

PCI总线操作如何插入等待状态？ 〔解答〕

主设备利用IRDY#信号无效、从设备利用TRDY#信号无效要求对方等待，即插入等待状态。 〔习题5.14〕

什么是USB总线支持的“热插拔”，这个特性有什么意义？ 〔解答〕

“热插拔”是在PC机正常工作状态进行插入或拔出。这个特性可以使用户随时连接USB设备。 〔习题5.15〕

简述USB总线的主要特征？ 〔解答〕

－ －40