多功能数字钟设计EDA实验报告 下载本文

内容发布更新时间 : 2024/12/23 14:07:14星期一 下面是文章的全部内容请认真阅读。

摘要:

本实验是设计一个多功能数字钟。根据实验要求设计了基本的二十四小时计时和整点报时电路,并且数码管部分采用了动态显示。同时根据提高部分要求,将一小时秒表的功能集成到了数字钟里。实验过程采用自顶向下的设计思想,大量采用了模块操作。

Summary:

The purpose of the EDA experiment is to design a multi-funtiondigital clock. It's according to the experiment request that the Ihave designed a 24 hours clock with the function telling time at alittle bit whole,and figurestube part adopt the dynamic statemanifestation.In the mean time to satisty the exalation of thecapability ,a stop-watch mold piece is integrated in the digitalclock.The thought of getting down from crest instructs the experimentprocess,whose feature is the adoption of the mold pieces.

关键词:

数字钟动态显示模块秒表 Key words:

Digital clock

dymanic state manifestation

mold pieces stop-watch

目录

摘要 正文

1 3

设计要求说明

方案论证

各子模块原理图

调试及仿真

编程下载 总结

3 3 4 15 17 18

总结部分 18

遇到问题及解决方法

实验体会

18 18

参考文献

19 1

正文:

1、【设计要求说明】:

设计一个数字计时器,可以完成00:00:00到23:59:59的计时功能,并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能: 1、能进行正常的时、分、秒计时功能;

2、分别由六个数码管显示时分秒的计时;

3、 K1是系统的清零开关(K1=1正常工作,K1=0时钟的分、秒全清零); 4、 K2是计时/闹钟的校时开关(K2=0正常工作,K2=1时可以快速校分); 5、 K3是计时/闹钟的校分开关(K3=0正常工作,K3=1时可以快速校分); 6、 K4是系统的使能开关(K4=1正常工作,K4=0时钟保持不变); 7、 定时闹表功能;

8、 K5是闹钟/计时显示切换开关(K5=0时显示计时,K5=1时显示闹钟定时

时间);

9、 K6是闹钟使能开关(K6=1 闹钟正常工作,K6=0屏蔽闹钟功能)

10、使时钟具有整点报时功能(当时钟计到59’53”时开始报时,在59’53”,

59’55”,59’57” 时报时频率为500Hz,59’59”时报时频率为1KHz, );

2、【方案论证(整体电路的工作原理)】:

数字钟系统可以分为以下几大模块:脉冲发生电路模块,基本计时模块,动态译码显示模块,校分电路模块,报时电路模块,清零电路模块。根据实际数字钟的功能设计了闹钟模块,比较模块,数据选择显示模块。基本时钟电路的系统框图如图:

2