内容发布更新时间 : 2024/5/7 14:31:36星期一 下面是文章的全部内容请认真阅读。
.X....Q Q1000011110000/000/000./100/1101/011/011/011/0.0/0001/00/0010/11/0111/0X/Y.Q Q10..1/00/110n+1n+1Q Q 10...Y
题6-8~题6-14的分析方法与上述题目的分析方法相同，这里留给读者。
[题6-15]图题6-15所示的是5位右移寄存器与输入信号DATA、时钟CLK的波形图，
若寄存器初始状态为00000，试画出寄存器输出Q4~Q0的波形图。
CLKCLK.DATA5位右移寄存器.Q0Q1Q2Q3Q4.11.010DATA高位移位输出.
图题6-15
解：
1CLK.2345.DATA11.010.Q0Q1Q2Q3Q410110101.
[题6-16] 图题6-16所示的是8位右移寄存器74HC164符号、输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000000，试画出寄存器输出QF~QA的波形图。
.012345678+5VCLK.DATA.CLKDATA9812CLRCLKABQAQBQCQDQEQFQGQF345610111213.74HC164.
图题6-16
解：
51
01234567810121010000000010..34567.11
[题6-17] 图题6-17所示的是8位右移寄存器74HC164与共阳数码管的连接图，其输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000000，试画出74HC164输出QF~QA的波形图，并说明数码管显示的数字是多少？
.+5V3.12345678+5VCLK.DATA.CLKDATA9812CLRCLKABQAQBQCQDQEQFQGQF345610111213510Ω x 8hgfedcba.150.74HC164.9124678
图题6-17
解：显示数字1
.12345678CLK.DATA100111111100...abc.QAQBQCQDQEQFQGQHbc 1
[题6-18] 图题6-18所示的是并入串出8位右移寄存器74HC165的连接图，以及输入信号CLKINH、移位/置数信号SH/LD与时钟CLK的波形图，若74HC165并入数据为11100101，试画出74HC165输出Y的波形图。
52
SH/LDCLKINHCLK12345678910111152SH/LDCLK INHCLKSERABCDEFGH.CLKCLKINH.SH/LD01010011110111213143456QHQH97Y.74LS165.
图题6-18
解：
.123456789.1011CLKCLKINH..SH/LD.ABCDEFGH10..100111.1.100101
[题6-19] 试用上升沿D触发器构成异步3位二进制加法计数器，要求画出逻辑电路
图，以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
.Q0FF01DFF11DC1Q1FF21DC1Q2CP.C1.CPQ00Q100100.1010211030014101501161117000Q20
[题6-20] 同题6-19，将所设计计数器改为减法计数器。
53
.Q0FF01DFF11DC1Q1FF21DC1Q2CP.C1.CPQ00Q100111.1011210130014110.501061007000Q20
[题6-21] 试用上升沿JK触发器构成异步3位二进制加法计数器，要求画出逻辑电路图，以及计数器输入时钟CLK与JK触发器输出端Q2~Q0的波形图。
.1FF01JFF11JC11KFF21JC11KCPC11K.Q0CPQ00Q1Q2000100..Q1211030014101501161117000Q2.1010
[题6-22] 同题6-21，将所设计计数器改为减法计数器。
..1FF01JFF11JC11KFF21JC11KCPC11K.Q0CPQ0Q1Q20000111.Q123101.Q2501061007000..10114001110.
[题6-23] 试用上升沿JK触发器构成同步3位二进制加法计数器，要求画出逻辑电路图。
54
解：
Jn?Kn?Qn?1?Qn?2?Q2?Q1?Q0
...1FF01J.&FF11JC11KFF21JC11KCPC11KQ0.Q1Q2.
[题6-24] 图题6-24所示为异步4位二进制加法计数器74LS293组成的计数器电路，试说明该计数电路是多少进制计数器，并说明复位信号RESET的有效电平，
.RESET≥112131011R0(1)R0(2)CKACKB74LS293.QAQBQCQD9548&.CLK.
图题6-24
解：RESET有效电平为低电平。 该计数器是13进制计数器。
[题6-25] 图题6-25所示为具有同步清除功能的同步四位二进制加法计数器74LS163组成的计数器电路，试说明该计数电路是多少进制。
.1.CLK1910723456CLRLOADENTENPCLKABCD74LS163.RCOQAQBQCQD1514131211&.
图题6-25
解：该电路是异步清零6进制计数器。
[题6-26] 图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。
55