内容发布更新时间 : 2024/4/24 20:16:51星期一 下面是文章的全部内容请认真阅读。

B 。

A. 被乘数和被除数 B. 被乘数和除数 C. 乘数和被除数 D. 乘数和除数

15. 若浮点数用补码表示，判断运算结果是否是规格化数的方法是 D 。

A. 阶符与数符相同 B. 阶符与数符相异

C. 数符与尾数最高有效数位相同 D. 数符与尾数最高有效数位相异

16. 两个浮点数相加，一个数的阶码值为7，另一个数的阶码值为9，则需要将阶码值较小的浮点数的小数点 C 。

A. 左移1位 B. 右移1位 C. 左移2位 D. 右移2位 17. 4片74181 ALU和1片74182 CLA相配合，具有 D 传递功能。 A. 串行进位 B. 组内并行进位，组间串行进位 C. 组内串行进位，组间并行进位 D. 组内、组间均为并行进位 18. 运算器虽由许多部件组成，但核心部件是 A 。 A. 算术逻辑运算单元 B. 多路开关 C. 数据总线 D. 累加寄存器 19. 下列叙述中，错误的是 B 。

A. 运算器中通常都有一个状态标志寄存器，为计算机提供判断条件，以实现程序转移 B. 补码乘法器中，被乘数和乘数的符号都不参加运算 C. 并行加法器中高位的进位依赖于低位

D. 在小数除法中，为了避免溢出，要求被除数的绝对值小于除数的绝对值 20. 计算机中的累加器 B 。

A. 没有加法器功能，也没有寄存器功能 B. 没有加法器功能，有寄存器功能 C. 有加法器功能，没有寄存器功能 D. 有加法器功能，也有寄存器功能

三、判断题

1. 进位信号串行传递的加法器称为串行加法器。错 2. 进位产生函数为：Pi＝Ai⊕Bi） 错 （进位传递） 3. 运算器中设置了加法器后，就没有必要再设置减法器。对 4. 浮点数对阶的原则是：大阶向小阶看齐。错

5. 运算器不仅可以完成数据信息的算逻运算，还可以作为数据信息的传送通路。对 6. 80387被称为协处理器，本身不能单独使用。对

第五章

11

一、填空题

1. 在多级存储体系中，cache的主要功能是 提高存储速度 ，虚拟存储器的主要功能是 扩大存储容量 。

2. SRAM靠 双稳态触发器 存储信息，DRAM靠 MOS电路中的栅极电容 存储信息。 DRAM （动态） 存储器需要定时刷新。

3. 动态半导体存储器的刷新一般有 集中刷新方式 、分散刷新方式 和 异步刷新方式 。

4. 一个512KB的存储器，其地址线和数据线的总和是 27（19+8） 。 5. 若RAM芯片内有1024个单元，用单译码方式，地址译码器有 1024（2^10） 条输出线；用双译码方式，地址译码器有 64(2*2^5) 条输出线。 6. 高速缓冲存储器中保存的信息是主存信息的 最急需执行的若干块的副本 。

二、选择题

1. 在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分 C 。

A. 二者都是顺序存取 B. 二者都是直接存取

C. 磁盘是直接存取，磁带是顺序存取 D. 磁带是直接存取，磁盘是顺序存取 2. 存储器进行一次完整的读写操作所需的全部时间称为 B 。

A. 存取时间 B. 存取周期 C. CPU周期 D. 机器周期 3. 若存储周期250ns，每次读出16位，则该存储器的数据传送率为 C 。 A. 4×10B/s B. 4MB/s C. 8×10B/s D. 8MB/s

（250ns=250*10^（-9）每个存储周期可读出16位（2个字节）则数据传送率为：2B/（250*10^（-9））s=8*10^6B/S）

4. 用户程序所放的主存空间属于 A 。

A. 随机存取存储器 B. 只读存储器 C. 顺序存取存储器 D. 直接存取存储器 5. 以下哪种类型的存储器速度最快 D 。

A. DRAM B. ROM C. EPROM D. SRAM 6. 下述说法中正确的是 C 。

A. 半导体RAM信息可读可写，且断电后仍能保持记忆

B. 动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的 C. 半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的

6

6

12

D. 半导体RAM是非易失性的RAM

(半导体RAM，无论静态RAM还是动态RAM都是易失性，断电后信息就会丢失) 7. 若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为 B 。

A. 12345678 B. 78563412 C. 87654321 D. 34127856 （此存放方式是小端次序方案，将最低的有效字节存储在最小地址位置）

8. 在对破坏性读出的存储器进行读写操作时，为维持原存信息不变，必须辅以的操作是 B 。

A. 刷新 B. 再生 C. 写保护 D. 主存校验 (对于破坏性读出的存储器，每当一次读出操作之后，必须紧接一个重写（再生）的操作，一遍恢复被破坏的信息，保持原信息不变)

9. 动态RAM的刷新是以 B 为单位进行的。

A. 存储单元 B. 行 C. 列 D. 存储位

（动态RAM芯片中 的全部记忆单元排列成矩阵，刷新是以行尾单位进行的，一行中 的记忆单元同时被刷新）

10. SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数为 C 。 A. 16 B. 17 C. 20 D. 21 11. 存储器容量为32K×16，则 C 。

A. 地址线为16根，数据线为32根 B. 地址线为32根，数据线为16根 C. 地址线为15根，数据线为16根 D. 地址线为16根，数据线为15根 12. 某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到 A 。 A. 220－1 B. 221－1 C. 223－1 D. 224－1

（由于字长为32位，一个字=2个字节，按字编址即4MB=4M*8=1M*32，1M*32/32=1M） 13. 设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是 B 。

A. 224 B. 223 C. 222 D. 221

（16MB=2^24，由于字长为32位，现在按半字（16位）寻址，即16MB=16M*8=8M*16，8M*16/16=8M，8M=2^23,相当于有8M歌存储单元，每个单元存放16位） 14. 下述说法正确的是 B 。

A. EPROM是可改写的，因而也是随机存储器的一种 B. EPROM是可改写的，但它不能用作为随机存储器用 C. EPROM只能改写一次，故不能作为随机存储器用 D. EPROM是只能改写一次的只读存储器

（是可擦除可改写的，允许改写多次，但他并不是随机存储器，也不能当做随机存储器使用）

13

15. 通常计算机的主存储器可采用 A 。

A. RAM和ROM B. ROM C. RAM D. RAM或ROM 16. 存储器采用部分译码法片选时 C 。

A. 不需要地址译码器 B. 不能充分利用存储器空间 C. 会产生地址重叠 D. CPU的地址线全参与译码 17. 双端口存储器发生读写冲突的情况是 B 。

A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码相同 D. 左端口与右端口的数据码不同

18. 如果一个存储单元被访问，则可能这个存储单元会很快地再次被访问，这称为 A 。

A. 时间局部性 B. 空间局部性 C. 程序局部性 D. 数据局部性 （从时间上看，一个单元刚被访问又被再次访问，这是因为程序中存放着循环） 19. 在主存和CPU之间增加高速缓冲存储器的目的是 A 。

A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存容量

C. 扩大CPU通用寄存器的数目

D. 既扩大主存容量又扩大CPU中通用寄存器的数量

20. 在程序的执行过程中，cache与主存的地址映射是由 C 。

A. 操作系统来管理的 B. 程序员调度的 C. 由硬件自动完成的 D. 由软硬件共同完成的 21. 采用虚拟存储器的目的是 D 。

A. 提高主存的速度 B. 扩大辅存的存取空间 C. 扩大主存的寻址空间 D. 扩大存储器的寻址空间 22. 下列关于虚拟存储器的论述中，正确的是 A 。

A. 对应用程序员透明，对系统程序员不透明 B. 对应用程序员不透明，对系统程序员透明 C. 对应用程序员、系统程序员都不透明 D. 对应用程序员、系统程序员都透明

23. 在虚拟存储器中，辅存的编址方式是 A 。

A. 按信息块编址 B. 按字编址 C. 按字节编址 D. 按位编址

24. 虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是 D 。

A. 快表与慢表都存储在主存中，但快表比慢表容量小 B. 快表采用了优化的搜索算法，因此查找速度快

14

C. 快表比慢表的命中率高，因此快表可以得到更多的搜索结果

D. 快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快

三、判断题

错1．存取周期是指启动一次存储器操作到完成该操作所需的时间。

错2．CUP访问主存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需时间就越长。

错3．随机存储器需要定时地进行刷新。

错4．因为动态存储器是破坏性读出，所以必须不断地刷新。 错5．断电后，RAM中的数据不会丢失。

错6．集中刷新方式在刷新时间内并不影响CPU的读写操作。 错7．动态RAM的异步刷新方式没有读写死区。 对8．断电后，EEPROM中的数据不会丢失。

错9．用1024×1芯片构成8KB存储器，CPU提供地址线A0～A15，其中A0为高位，则加到各芯片地址端的地址线是A0～A9。

错10．用1024×1芯片组成8KB存储器，地址线A15（高）～A0（低），应由A15～A13 3位地址经译码产生片选信号。

对11．一般情况下，ROM和RAM在存储体中是统一编址的。

对12．用户编程的地址称为虚地址，通常虚地址的范围要比实地址大得多。

第六章

一、填空题

1．控制器由于设计方法的不同分为 组合逻辑 型、 存储逻辑 型和 组合逻辑和存储逻辑的结合 型控制器。 2．控制器在生成各种控制信号时，必须按照一定的 时序 进行，以便对各种操作实施时间上的控制。

3．微程序控制的计算机中的控制存储器CM是用来存放 微程序 的。 4．在微指令的字段编码法中，操作控制字段的分段并非是任意的、必须遵循的分段原则中包括：①把 互斥 性的微命令分在同一段内；②一般每个小段要留出一个状态，表示 本字段不发出任何微命令 。

5．微指令分为 水平型 和 垂直型 微指令两类， 水平型 微指令可以同时执行若干个微操作，所以执行机器指令的速度比 垂直型 微指令快。

15