内容发布更新时间 : 2024/12/28 13:23:28星期一 下面是文章的全部内容请认真阅读。

新型巨介电压敏陶瓷材料钛酸铜钙研究进展

0引言

金属氧化物基陶瓷非线性电阻器件（如ZnO［1］、TiO2［2］、SrTiO［3］等）是电力系统和电子系统关键的过电压保护器件，用于吸收电涌能量，防止电涌对电子设备或系统的破坏。研究表明：提高压敏电阻片的介电常数能明显改善避雷器内压敏电阻柱的电位分布的均匀性。如当相对介电常数达到5 000时，1 000 kV特高压交流避雷器压敏电阻柱电位分布的不均匀度可以控制在5％以内，这样避雷器不用加均压电容器就能保证电位分布均匀，大大简化避雷器的结构。目前采用添加稀土氧化物、过渡金属氧化物等烧制而成的ZnO压敏电阻，材料的相对介电常数比较低，组装成避雷器时，压敏电阻本身的电容与其对地和对周围其他物体的杂散电容在同一数量级，导致避雷器内压敏电阻柱的电位分布很不均匀。电位分布的不均匀，将导致一些压敏电阻片承受的电压过高，从而加速这些压敏电阻的老化，危及避雷器的安全运行。此外，也有通过利用TiO2、SrTiO3晶粒半导化的方式，来制备压敏-电容双功能陶瓷器件。这种压敏陶瓷的介电常数可以达到几千甚至上万，但是纯的TiO2、SrTiO3为绝缘体，一般首先使其半导化，通过掺杂高价离子取代相应的阳离子，并在还原气氛中烧结处理，使Sr-TiO3半导化，然后在一定温度下热处理，但工艺相对复杂且不易控制。

2000年Subramanian等［4］首次报道了具有巨介电常数的CaCu3Ti4O12材料（简称CCTO），其在1 kHz交流电场作用下，ε可达到12 000，在很宽的温区范围内（100～400 K）介电常数值几乎不变，反映了介电响应的高热稳定性。2004年Chung等［5］发现没有任何掺杂的CaCu3Ti4O12具有明显的电流-电压非线性特征，非线性系数超过900，远高于ZnO。这些良好的综合性能，使其有可能成为在高密度能量存储、薄膜器件（如MEMS，GB-DRAM）、高介电电容器等一系列高新技术领域中获得广泛的应用。

笔者综述了CCTO材料的研究进展，介绍了CCTO的结构、巨介电机理和电流-电压非线性特性研究现状，分析了CCTO作为介电材料和压敏材料存在的主要问题，阐述了CCTO材料的研究方向和应用的可能性。 1 CaCu3Ti4O12的结构

CaCu3Ti4O12(CCTO)是一种具有类钙钛矿结构的复杂氧化物，在晶体学上属于Im3为空间群，常温下的晶格常数约为0.739 1 nm。其结构如图1所示。单胞中各原子的坐标为：Ca（0 0 0）；Cu（0 1/21/2）；Ti（1/4 1/4 1/4）；O（0.303 8 0.179 7 0）。Ti原子处于氧八面体的中心，Cu原子通过4个键与O原子相连，而Ca与O没有形成化学键。在正六面体体心和六面体的八个顶点占据着Ca原子，在六面体的十二条棱中心和六个面的面心占据着Cu原子，在晶胞内有八个相互夹角为141°的八个TiO6八面体，TiO6八面体是斜置的。研究表明，具有钙钛矿结构的BaTiO3在1201℃左右晶体结构从具有铁电性的四

方转变为顺电的立方。Subramanian等［4］利用中子衍射测量各个原子键长，发现从35K到100 K，CaCu3Ti4O12的结构并没有发生变化，也就是说铁电相变没有发生。热膨胀系数和比热容的测试结构也显示在这个温度范围内没有相变发生。他们认为，具有类似钙钛矿的CaCu3Ti4O12也具有TiO6八面体结构，但是由于受制于Cu原子的平面正方结构，TiO6八面体发生倾斜且受到限制，从而使得CaCu3Ti4O12晶体很难发生铁电相变。2 CaCu3Ti4O12的制备和表征制备CaCu3Ti4O12多晶体的典型方法是固相反应法和传统电子陶瓷工艺。首先合成CaCu3Ti4O12粉体，用CaCO3、CuO和TiO2，原料以化学配比1:3:4称量，混合、球磨，900～1 000℃煅烧数小时，得到CaCu3Ti4O12粉体；造粒、成形、1 100℃左右烧结，得到烧结好的瓷片，之后在瓷片的两表面烧渗银电极成待测样品。烧结的温度、晶相的含量随粉图1 CaCu3Ti4O12的晶体结构示意图［6］末的粗细等条件略有变化。此法优点是成品率高,但内部缺陷多,对研究本征结构对性能的影响造成一定的困难。典型的烧结后CCTO陶瓷样品的XRD图谱［7］和瓷片表面微观形貌（经抛光）［8］如图2和图3所示。通常CCTO的烧结温度为1 000～1 100℃，烧结条件对于CCTO陶瓷的介电性能影响很大［9-10］。随着烧结时间的增加，CCTO陶瓷的晶粒长大，且介电常数呈增大的趋势。同时，随着烧结温度的上升，CCTO陶瓷的介电常数也有增长的趋势

［8］。CaCu3Ti4O12单晶可以作为本征性能的研究所用，采用移动溶剂浮区法［11］在聚焦炉中生长来获得。将高纯度的CaCO3、CuO、TiO2混合均匀，800～850℃保温24 h，粉碎获得CCTO单晶粉末。氧气氛下，熔融状单晶粉体在陶瓷柱上外延生长来获得单晶体。生长速率6mm/h，生长过程中需要保持30 r/min上下翻转以保证单晶生长的均匀性。单晶的制备一般比较困难。 CaCu3Ti4O12薄膜主要采用激光脉冲沉积(PLD)法制备［12-14］。该法可以在较低的温度下对化学成分复杂的复合物材料进行高效率镀膜，具有反应迅速、薄膜生长快、过程易于控制等优点，适合制备多元氧化物薄膜。但是PLD沉积的薄膜也存在均匀性较差、成膜面积小等问题。进一步优化实验参数如激光波长、激光能量强度、脉冲重复频率、衬底温度、气氛种类、气压大小及离子束辅助电压电流和靶-基距离等是制备高质量薄膜的前提。 3 CaCu3Ti4O12的介电特性和巨介电性 3.1 CaCu3Ti4O12的介电特性

在低温下显示出反常的介电行为，故用低温装置、阻抗分析仪等测定介电谱。典型的介电、损耗温谱如图4、图5所示。由图4～图5可以看出，CCTO的介电性能具有以下特性：①介电常数大，近104（单晶可达105），它在很大的温区范围内几乎不变；②冷却到100 K以下介电常数发生急剧下降（ε≈100）。③损耗与频率有强烈的依赖关系。在一定的频率下，损耗在较低温度下很小，在某个温度值有一最大值，损耗峰对应的温度值随频率的提高单调地向高温方向移动，继续提高温度损耗则很快下降，其值几乎为零。④虽然CCTO具有巨大的介电常数，但通常使用的室温下，CCTO的介电损耗也较大，达到0.1以上，较大的介电损耗限制了CCTO的应用。CCTO具有反常介电特性的原因还不是很清楚，从理论研究、结构分析、模型建立和实验探索图2 900℃×12 h煅烧后CaCu3Ti4O12粉体的XRD图谱［7］图3 1 100℃×24 h烧结后CaCu3Ti4O12瓷

片表面的SEM图像［8］图4在1 MHz室温以上时CaCu3Ti4O12陶瓷介电和损耗温度谱［4］图5低温多频率下CCTO陶瓷介电常数、损耗温度谱［11］等方面展开探索，典型的研究方法及得到的一些结论简介如下。3.2 CaCu3Ti4O12巨介电特性的起源对于CCTO陶瓷，研究者尝试用边界势垒层电容效应（Internal Barrier Layer Capacitance，IBLC）效应来解释CCTO材料巨介电特性的起源。从目前来看，支持IBLC效应的文献占了很大一部分［9,15-20］。BaTiO3铁电材料由于晶界效应表现出半导体特性，利用半导体陶瓷的晶界效应可以制造出边界层电容器。BaTiO3在大气中退火后，由于氧的丢失，BaTiO3-δ的电阻率从1012Ω·cm（δ＝0）下降到10Ω·cm（δ≤0.000 2）。防止再氧化就可在表面涂以金属氧化物（如Bi2O3、CuO），然后在氧化气氛下热处理，则金属氧化物会沿晶粒边界扩散。这样晶界变成绝缘层，而晶粒内部仍为半导体，晶粒边界厚度相当于电容器介质层。通过这种方法制作的电容器（如：(Ba，Sr)TiO3）介电系数可达20 000～80 000。对于多晶陶瓷材料，复阻抗谱可以反映其晶界晶粒的特性。对于CCTO复阻抗谱的测量结果显示，CCTO呈半导特性的晶粒和呈现高阻态的晶界。因而，对于多晶CCTO陶瓷，高阻态的晶界与半导化的晶粒形成边界层电容效应。这就很好地解释了CCTO多晶陶瓷的巨介电效应的来源。CCTO是由带绝缘晶界的半导体晶粒组成，且总是挛晶的，所以CCTO内部有大量的势垒层电容，使其具有很高的介电常数。多晶的CCTO由于晶粒的密度不同，影响了介电常数，这可能是CCTO的介电常数从几千到几万都有报道的原因。但是CCTO单晶一样具有巨介电常数，因此不能单纯地认为CCTO的巨介电特性起源于其晶界，各种缺陷，包括挛晶、纳米畴及其他晶格缺陷等都有可能诱发内部势垒，势垒电容的多少直接影响了介电常数的高低，从而导致IBLC效应的存在。

3.3 CaCu3Ti4O12介电性能改性

前面已经提到，CCTO虽然兼有环境友好性和介电性能的温度稳定性的特点，但其常温使用时较大的介电损耗制约了它的应用。目前，大量的工作都集中在研究CCTO的介电性能改善上，以期降低CCTO陶瓷的介电损耗。Kobayashi等［21］通过加入过量的CaTiO3烧结出CCTO/CaTiO3复合陶瓷，将CCTO基陶瓷的介电损耗降到了0.02以下，但是该复合陶瓷的介电常数也随之下降到1 800左右。Patterson等［22］以ZrO2为添加剂，发现添加0.5%(质量分数)ZrO2的CCTO样品在30～50 Hz下介电损耗均在0.05以下。Li等［23］研究了Sr在Ca位的化合物Ca1-xSrxCu3Ti4O12，随着Sr掺入量的增加，低温（<0℃）区CCTO介电常数大幅度下降，室温以上则几乎没有变化，而且如图5的拐点向高温移动。可解释为Sr离子半径远大于Ca，所以Sr在Ca位的掺杂引起CCTO晶粒内部产生移位，造成局部晶格的轻微扭曲，形成“好区”与“坏区”的畴壁，畴壁的存在造成了介电常数的下降。

而Ca1-xSrxCu3Ti4O12的损耗相对于CCTO在普遍温度下有所降低，而且随着Sr掺入量的增加，这种降低的幅度更大（此值只相对于Sr＝0，相同制备条件下样品）。总之，掺杂或者复相改性更加促进了对CCTO介电特性产生机理的理解。