《数字电路设计实训》实验指导书 下载本文

内容发布更新时间 : 2024/11/20 12:44:31星期一 下面是文章的全部内容请认真阅读。

. . . .

161S1RVCC423Q1A2S23671341D2D3D4D1Q2Q3Q4Q1615189逻辑电平ST627ABCD8Q2SGND12译码器2R3S3R12211Q3G1,2G3,44S74LS754REN14115513Q4VSS 图4.2 图4.3

6

2. 三态输出触发器功能及应用。

4043为三态R—S触发器,其包含有四个R—S触发器单元,输出端均用CMOS传输门对输出状态施加控制。当传输门截止时,电路输出呈“三态”,即高阻状态。管脚排列见图4.3。 (1)三态输入R—S触发器功能测试

验证R—S触发器功能,并列出功能表。

注意:(a)不用的输入端必须接地,输出端可悬空。

(b)注意判别高阻状态,参考方法:输出端为高阻状态时用万

用表电压档测量电压为零,用点组档测量电压为无穷大。

(2)用三态触发器4043构成总线数据锁存器

图4.4是用4043和一个四2输入端与非门4081(数据选通器)及一片4069(做缓存冲器)构成的总线数据锁存器。

(A) 分析电路的工作原理。(提示:ST为选通端,R为复位端,

EN为三态功能控制端)。

(B) 写出输出端Q与输入端A、控制端ST、EN的逻辑关系。 (C) 按图接线,测试电路功能,验证(1)的分析。 注意:4043的R和EN端不能悬空,可接到逻辑开关上。

.下载可编辑.

. . . .

四、思考和选做

1. 图4.2中输出端Q与输入端A的相位是否一致?如果想使输出端和输入端完全一致,应如何改动电路?

2. 如果将输入端A接不同频率脉冲信号,输出结果如何?试试看。

五、实验报告

1. 总结三态输出触发器的特点。

2. 整理并画出4043和74LS75的逻辑功能表。

3. 比较图4.2和图4.4锁存器的异同,总结锁存器的组成、功能及应用。

+5U?U?1Q2Q3Q4Q291011213513114069246129Q1Q2Q3Q414U? 125689 12131A1B2A2B3A3B4A4B16Q0Q1Q2Q3291014367121114151141S1R2S2R3S3R4S4R .下载可编辑.

数据输入数据输出S8ST R 24043404377EN 图4.4

. . . .

实验五 集成计数器及寄存器

一、实验目的

1. 熟悉集成计数器的逻辑功能和各控制端作用。 2. 掌握计数器使用方法。

二、实验仪器及材料

1. 双踪示波器

2. 器件: 74LS90 十进制计数器 2片 74LS00 二输入端四与非门 1片

三、实验内容及步骤

1. 集成计数器74LS90功能测试。

74LS90是二一五一十进制异步计数器,

R0(1)S9(1)逻辑简图为图5.1所示 模二模五1121R0(2)S9(2)74LS90具有下述功能:

? 直接置0(R0(1)?R0(2)=1)直接置9(S9(1)?S9(2)=1)

?二进制计数(CP1输入QA输出) 图5.1 74LS90 逻辑图

?五进制计数(CP2输入QDQCQB输出)

十进制计数(两种接法如图6.2A、B所示)

按芯片引脚图分别测试上述功能并填入表5.1、表5.2、表5.3中。

QAQBQCQDAB CQACQBQCQDQABQBCP90R0(1)R0(2)S9(1)S9(2) QCQDCPBA90R0(1)R0(2)S9(1)S9(2) A (A) 十进制

(B)二—五混合进制

2. 计数器级连

分别用2片74LS90计数器级连成二—五混合进制、十进制计数器。 (1)画出连线电路图。

(2)按图接线,并将输出端接到相应数码显示器的输入端,用单脉冲作为

输入脉冲验证设计是否正确。

.下载可编辑.

. . . .

表5.1 功能表

R0(1)R0(2)S9(1 S9(2) 表5.2 二—五混合进制 计数 0 1 2 3 4 5 6 7 8 输出 QA QB QC QD 表5.3 十进制 计数 0 1 2 3 4 5 6 7 输出 QD QC QB QA 输出 QQQQ DCBAH H L X H H X L X X H H X L X L L X L X L X X L X L L X

8

9 9 3. 任意进制计数器设计方法

采用脉冲反馈法(称复位法或置位法)。可用74LS90组成任意模(M)计数器,图5.3是用74LS90实现模7计数器的两种方案。图(A)采用复位法,即计数计到M异步清0。图(B)采用置位法,即计数器M—1异步置0。

CQAQBQCQDCQD231QAQBBQCR0(2)R0(1)R0(2)R0(1)90S9(2)S9(1)A90S9(2)S9(1)ABCP

CP (B) (A)

图5.3 74LS90 实现七进制计数方法

当实现十以上进制的计数器时可将多片级连使用。 图5.4是45进制计数的一种方案,输出为8421 BCD码。

.下载可编辑.

. . . .

图5.4

(1)按图5.4接线,并将输出接到显示器上验证。 (2)设计一个六十进制计数器并接线验证。 (3)记录上述实验各级同步波形。

四、实验报告

1. 整理实验内容和各实验数据。

2. 画出实验内容1、2所要求的电路图及波形图。 3. 总结计数器使用特点。

.下载可编辑.