内容发布更新时间 : 2024/5/4 1:20:36星期一 下面是文章的全部内容请认真阅读。

4-3 NAND3版图仿真波形图

图4-6从上到下依次为A、B、C、Y，由NAND3的版图仿真波形图可知：当输入信号A、B、C中含有低电平时，输出Y为高电平；只有当A、B、C都输入高电平时，输出才为低电平。与NAND3的电路仿真波形图的结果以及3输入与非门的逻辑功能对比可知，NAND3版图设计是正确的。

4.2 反相器（INV）的版图设计与仿真

根据反相器的电路图在L-Edit中画出版图，如图4-10所示。其中A为输入端信号，Y为输出端信号。

4-4 INV版图

从INV版图中提取出SPICE文件，用T-Spice软件打开生成的该电路生成的SPICE文件。对SPICE文件进行设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。设置的SPICE语句如图4-11所示。

图4-5 INV中设置的SPICE语句

利用T-Spice对设置好的INV的SPICE文件进行仿真，INV的仿真波形图如图4-12所示。

14

4-6 INV版图仿真波形图

图4-12的仿真波形文件中从下到上依次为A、Y。当输入信号A为高电平时，输出信号Y为低电平；当输入信号A为低电平时，输出信号Y为高电平。比较反相器的版图与电路图的仿真波形图可知，该反相器的版图设计的正确性。

4.3 3-8译码器版图及仿真

根据图设计的译码器电路图和已有的版图模块在L-Edit中编辑3-8译码器的版图，如图4-7所示。

图4-7 3-8译码器的版图

在图4-7中M为加减法控制信号，CP为时钟脉冲信号，CLR为清零信号，Z为进位/借位端信号，Q3、Q2、Q1为输出信号，Q3为最高位，Q1为最低位。

对该版图进行DRC检查，其结果报告如图4-8所示。

15

图4-8 yimaqi 的DRC检查结果

从yimaqi的DRC检查结果中可以看出yimaqi版图在设计规则方面的正确性。

从yimaqi版图提取出SPICE文件，在SPICE文件中加入设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。加载的设置如图4-9所示。

图4-9 yimaqi设置的SPICE语句

通过T-Spice仿真，得到JISHUQI版图仿真波形文件如下图4-10所示。

16

图4-10 3-8译码器版图仿真波形图

从下到上依次为Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 C，其中Y7和AB重叠了。由图可以看出根据ABC输入000 001 010 011 100 101 110 111八种情况输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7八种结果。比较3-8译码器的电路仿真波形文件和版图仿真波形文件可知，3-8译码器版图设计的逻辑功能与电路设计的逻辑功能相符合，该版图实现了3-8译码器的功能。

17

5 LVS对比

版图绘制完后，除需要通过设计规则检查（DRC）外，还要与原理图进行对比，以检查在版图中实际形成的电路的与原理图中的电路（即需要的电路）是否一致。对该设计的LVS对比如图5-1所示。

图5-1 LVS对比结果报告

由图5-1所示的LVS对比报告没能相同，可能是因为某些地方设置没有完全匹配。

18