内容发布更新时间 : 2024/12/23 2:15:07星期一 下面是文章的全部内容请认真阅读。

硬件综合设计——数字逻辑电路设计报告

组号 成员 设计B、C、D 4个输入端和一个开箱钥匙孔信号E的输入端，锁的代码由题目 设计者自编。当用钥匙开箱时，如果输入的4个代码正确，保险箱被打开；否则，电路将发出警报。要求画出设计过程，并画出电路图 设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A、根据题意，设该代码锁的密码为0101，使能端E为高电平有效。根据题意，得出该电路的真值表如下： 设 计 过 程 E 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 A X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D X 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 L 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 经过多次选择与比较最终选择74151,7400以及LED灯来完成电路。A,B,C个输入端作为多路复用器74151的地址端，D作为D2的输入，其余端口均接地。开箱钥匙孔信号E作为74X00的一个输入端。假设开锁的正确代码为ABCD=Q3Q2Q1Q0=0101，当用钥匙开锁（即E=1）时，如果正确输入开锁密码：0101，则输出Y为逻辑高电平，锁被打开（S=1），而LED灯不会亮（即不会报警L=0）；如果输入的密码错误或者钥匙孔信号无效，则输出Y为逻辑低电平，锁无法打开（S=0），LED灯亮（L=1），产生报警效果。 逻 辑 电 路 图 module try1( D, C, B, A, E, S, L ); input D; input C; input B; input A; input E; output S; output L; wire SYNTHESIZED_WIRE_10; wire SYNTHESIZED_WIRE_8; VHDLwire SYNTHESIZED_WIRE_9; assign L = SYNTHESIZED_WIRE_8; assign SYNTHESIZED_WIRE_10 = 0; 程序 \\74151 b2v_inst( .GN(SYNTHESIZED_WIRE_10), .C(A), .B(B), .A(C), .D5(SYNTHESIZED_WIRE_10), .D0(SYNTHESIZED_WIRE_10), .D1(SYNTHESIZED_WIRE_10), .D4(SYNTHESIZED_WIRE_10), .D3(SYNTHESIZED_WIRE_10), .D2(D), .D6(SYNTHESIZED_WIRE_10), .D7(SYNTHESIZED_WIRE_10), .Y(SYNTHESIZED_WIRE_9) ); assign S = ~SYNTHESIZED_WIRE_8; assign SYNTHESIZED_WIRE_8 = ~(SYNTHESIZED_WIRE_9 & E); endmodule 成绩