内容发布更新时间 : 2024/12/29 0:52:44星期一 下面是文章的全部内容请认真阅读。

实验二 2输入逻辑门的设计与实现

一．实验目的

1．使用ISE软件设计并仿真； 2．学会程序下载。 二．实验内容

使用ISE软件进行简单的2输入逻辑门的设计与实现。 三．实验步骤

1. 编写文本文件并编译 2. 软件仿真 3. 进行硬件配置 四．实验原理

1. ISE软件是一个支持数字系统设计的开发平台。 2. 用ISE软件进行设计开发时基于相应器件型号的。

注意：软件设计时选择 的器件型号是与实际下载板上的器件型号相同。 3. 图2-1所示电路包含6个不同的逻辑门，本实验中用Verilog语句来描述。

图2-1 2输入逻辑门电路

（1） 新建工程

双击桌面上“ISE Design Suite 14.7”图标，启动ISE软件(也可从开始菜单启动)。每次打开ISE都会默认恢复到最近使用过的工程界面。当第一次使用时，由于还没有历史工程记录，所以工程管理区显示空白。选择File New--Project选项，在弹出的对话框中输入工程名称并指定工程路径,如图2-2所示。

图2-2

点击Next按钮进入下一页，选择所使用的芯片及综合、仿真工具。计算机上安装的所有用于仿真和综合的第三方EDA工具都可以在下拉菜单中找到，如图2-3所示。在图中我们选用了Spartan6 XC6SLX16芯片，采用CSG324封装，这是NEXYS3开发板所用的芯片。另外，我们选择Verilog作为默认的硬件描述语言。 再点击Next按钮进入下一页，这里显示了新建工程的信息，确认无误后，点击Finish就可以建立一个完整的工程了，如图2-4所示。

图2-3

图2-4

（2） 设计输入和代码仿真

在工程管理区任意位置单击鼠标右键，在弹出的菜单中选择New Source命令，会弹出如图2-5所示的新建源代码对话框，对于逻辑设计，最常用的输入方式就是HDL代码输入法(Verilog Module、VHDL Module)、状态机输入法(State Diagram )和原理图输入法(Schematic)。这里我们选择Verilog Module输入，并输入Verilog文件名。

图2-5

单击Next按钮进入端口定义对话框，如图2-6所示。其中Module Name栏用于输入模块名，这里是gates2，下面的列表框用于端口的定义。Port Name表示端