内容发布更新时间 : 2024/12/26 22:43:37星期一 下面是文章的全部内容请认真阅读。

计算机组成原理课程实验报告

9.3 运算器组成实验

姓 名： 曾国江 学 号： 系 别： 计算机工程学院 班 级： 网络工程1班 指导老师： 完成时间： 评语：

得分：

曾国江—计算机组成原理实验报告

9.3运算器组成实验

一、实验目的

1．熟悉双端口通用寄存器堆的读写操作。 2．熟悉简单运算器的数据传送通路。 3．验证运算器74LS181的算术逻辑功能。 4．按给定数据，完成指定的算术、逻辑运算。

二、实验电路

- 1 -

数据显示灯DBUS7ALU-BUS#LDRiT3S3S2S1S0MCn+4F7F6F5F4CnF3F2F1F0Cn+4Cn三态门（244）DBUS0CCn#ALU（181）A7A6A5A4B7B6B5B4ALU（181）A3A2A1A0B3B2B1B0LDDR1T2DR1（273）LDDR2T2DR2（273）RS-BUS#三态门RD1RD0LDRiT3A双端口通用寄存器堆RF（ispLSI1016）BRS1RS0WR1WR0SW-BUS#三态门（244）数据开关(SW7-SW0)图3.1 运算器实验电路

图3.1示出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。

RF(U30)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。