内容发布更新时间 : 2024/11/14 14:18:01星期一 下面是文章的全部内容请认真阅读。

学习资料

实验一 逻辑门电路的基本参数及逻辑功能测试

一、实验目的

1、了解TTL与非门各参数的意义。 2、掌握TTL与非门的主要参数的测试方法。 3、掌握基本逻辑门的功能及验证方法。 4、学习TTL基本门电路的实际应用。 5、了解CMOS基本门电路的功能。 6、掌握逻辑门多余输入端的处理方法。

二、实验仪器 三、实验原理

(一) 逻辑门电路的基本参数

用万用表鉴别门电路质量的方法：利用门的逻辑功能判断，根据有关资料掌握电路组件管脚排列，尤其是电源的两个脚。按资料规定的电源电压值接好（5V±10%）。在对TTL与非门判断时，输入端全悬空，即全“1”，则输出端用万用表测应为0.4V以下，即逻辑“0”。若将其中一输入端接地，输出端应在3.6V左右（逻辑“1”），此门为合格门。 按国家标准的数据手册所示电参数进行测试：现以手册中74LS20二-4输入与非门电参数规范为例，说明参数规范值和测试条件。

TTL与非门的主要参数

空载导通电源电流ICCL（或对应的空载导通功耗PON） 与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指输入端全部悬空（相当于输入全1），与非门处于导通状态，

仅供学习与参考

学习资料

输出端空载时，电源提供的电流。将空载导通电源电流ICCL乘以电源电压就得到空载导通功耗PON ，即 PON = ICCL×VCC 。

测试条件：输入端悬空，输出空载，VCC=5V。

通常对典型与非门要求PON ＜50mW，其典型值为三十几毫瓦。 2、空载截止电源电流ICCh（或对应的空载截止功耗POFF）

ICCh是指输入端接低电平，输出端开路时电源提供的电流。空载截止功耗POFF为空载截止电源电流ICCH与电源电压之积，即 POFF = ICCh×VCC 。注意该片的另外一个门的输入也要接地。

测试条件： VCC=5V，Vin=0，空载。 对典型与非门要求POFF ＜25mW。

通常人们希望器件的功耗越小越好，速度越快越好，但往往速度高的门电路功耗也较大。

3、输出高电平VOH

输出高电平是指与非门有一个以上输入端接地或接低电平的输出电平。空载时，输出高电平必须大于标准高电压（VSH=2.4V）；接有拉电流负载时，输出高电平将下降。

4、输出低电平VOL

输出低电平是指与非门所有输入端接高电平时的输出电平。空载时，输出低电平必须低于标准低电压（VSL=0.4V）；接有灌电流负载时，输出低电平将上升。

5、低电平输入电流IIS（IIL）

IIS是指输入端接地输出端空载时，由被测输入端流出的电流值，又称低电平输入短路电流，它是与非门的一个重要参数，因为入端电流就是前级门电路的负载电流，其大小直接影响前级电路带动的负载个数，因此，希望IIS小些。

测试条件： VCC=5V，被测某个输入端通过电流表接地，其余各输入端悬空，输出空载。

仅供学习与参考

学习资料

通常典型与非门的IIS 为1.4mA。

6、电压传输特性

电压传输特性是指输出电压随输入电压变化的关系曲线Vo=f(Vi)。它能够充分地显示与非门的逻辑关系，即：

当输入Vi为低电平时，输出Vo为高电平； 当输入Vi为高电平时，输出Vo 为低电平，

在Vi由低电平向高电平过渡的过程中，Vo也由高电平向低电平转化。

通常对典型TTL 与非门电路要求VOH ＞3V（典型值为3.5V）、VOL ＜0.35V、VON =1.4V、VOFF=1.0V。

7、扇出系数N0

扇出系数N0是指输出端最多能带同类门的个数，它反映了与非门的最大负载能力。TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH。通常IIH＜IIL，则NOH＞NOL，故常以NOL 作为门的扇出系数。扇出系数可用输出为低电平（≤0.35V）时的允许灌入的最大灌入负载电流IOmax 与输入短路电流IIS 之比求得，即N0= IOmax /IIS。一般N＞8，被认为合格。

仅供学习与参考

学习资料

(二) 逻辑门电路的逻辑功能与使用

最基本的逻辑门可归结为与门、或门和非门。实际应用时，它们可以独立使用，但用的更多的是经过逻辑组合组成的复合门电路。目前广泛使用的门电路有TTL门电路和CMOS门电路。

1、TTL门电路 TTL门电路是数字集成电路中应用最广泛的，由于其输入端和输出端的结构形式都采用了半导体三极管，所以一般称它为晶体管-晶体管逻辑电路，或称为TTL电路。这种电路的电源电压为+5V，高电平典型值为3.6V（≥2.4V合格）；低电平典型值为0.3V（≤0.45合格）。常见的复合门有与非门、或非门、与或非门和异或门。 有时门电路的输入端多余无用，因为对TTL电路来说，悬空相当于“1”，所以对不同的逻辑门，其多余输入端处理方法不同。

（1）TTL与门、与非门的多余输入端的处理 如图为四输入端与非门，若只需用两个输入端A和B，那么另两个多余输入端的处理方法是：

并联 悬空 通过电阻接高电平

并联、悬空或通过电阻接高电平使用，这是TTL型与门、与非门的特定要求，但要在使用中考虑到，并联使用时，增加了门的输入电容，对前级增加容性负载和增加输出电流，使该门的抗干扰能力下降；悬空使用，逻辑上可视为“1”，但该门的输入端输入阻抗高，易受外界干扰；相比之下，多余输入端通过串接限流电阻接高电平的方法较好。

（2）TTL或门、或非门的多余输入端的处理 如图为四输入端或非门，若只需用两个输入端A和B，那么另两个多余输入端的处理方法是：并联、接低电平或接地。

并联 接低电平或接地

（3）异或门的输入端处理

异或门是由基本逻辑门组合成的复合门电路。如图为二输入端异或门，一输入端为A，若另一输入端接低电平，则输出仍为A；若另一输入端接高电平，则输出为A，此时的异或

仅供学习与参考