《数字逻辑. 下载本文

内容发布更新时间 : 2024/5/4 7:33:23星期一 下面是文章的全部内容请认真阅读。

CHANGZHOU INSTITUTE OF TECHNOLOGY

《数字逻辑系统课程设计》报告

专 业: 计算机科学与技术 班级: 14计二

学生姓名: 程明迪 学号: 14030206

计算机信息工程学院 2016年元月

1

目 录

第1章 课题的概述 ......................................................................................................................... 3 第2章 系统的构成 ......................................................................................................................... 4 第3章 原理图的设计 ..................................................................................................................... 7

3.1器件的选用 ........................................................................................................................ 7

3.2所选器件构成的单元工作原理图 .................................................................................. 15 3.3实现课题要求的总原理图 .............................................................................................. 17 3.4元器件目录清单 .............................................................................................................. 17 第4章 设计小结及体会 ............................................................................................................... 18

2

第1章 课题的概述

1.1设计目的、意义

1.了解计时器主体电路的组成及工作原理;熟悉采用异步时序电路设计方法实现课题要求;熟悉集成电路及有关电子元器件的使用。

2.掌握异步时序电路设计方法,结合课题一完成整点报时电路设计,解决有关实际问题,锻炼综合应用能力。

1.2课设内容、要求、达到的性能指标,设计思路

1.2.1 内容

设计一个具有秒、分、时显示的数字电子钟,能够做到校时、校分、校秒。

1.2.2 设计要求

1.根据计时器的方框图和指定器件,完成计时器主体电路设计及实验; 2.利用异步时序电路的方法,设计一个24进制的时控电路,要求当计数器运行到23时59分59秒时,秒个位计数器再接收一个秒脉冲信号后,计数器自动显示为00时00分00秒,完成进制的计时要求;

3.具有校时、分、秒;

4.在实验板上安装、调试出课题所要求的计时器; 5.画出逻辑电路图、时序图,并写出设计报告。

1.2.3 性能指标

1、设计信号发生器并产生1HZ频率的时钟脉冲信号; 2、实现精准的时、分、秒显示计时;

3、可以手动校正:能分别进行分、时的校正。只要将开关置于手动位置,可分别对分、时进行手动脉冲输入调整或连续脉冲输入的校正。

1.2.4 设计思路

数字计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成,各部分电路都是数字电路中应用最广的基本电路。计时器主体框图如图1-1所示。石英晶体振荡器产生的时标信号送到分频器,分频电路将时标信号分成每秒一次的方波作为秒信号。秒信号送入计数器进行计数,并将累计结果以“时”、“分”、“秒”的数字显示出来。“秒”显示由两级计数器和译码器组成的十进制电路实现。“分”显示电路与“秒”相同;“时”显示电路由

3