内容发布更新时间 : 2024/12/22 17:16:21星期一 下面是文章的全部内容请认真阅读。

--------- - -------------------------------------------------------线--线---------- -----号-------学----- --- ---- ---- -- ---- ---- --- --- ---- ---- ------ ---- --- --- ---- ---- -- ---- ---- --- --名-订-姓订------ ---- ---- -- ---- ---- -- ---- ---- ---- -- ---- ---- -- ---- ---- ---- -- ---- ---- -- ----级--------班-----装业-专装------ ---- -- ---- -- ---- -- ---- -- ---- -- ---- -- ---- -- ---- -- ---- ------------- ---- ------------ --- --- ---- 共 6 页 第 1 页

年 月 日 考试用 西安邮电学院课程考试试题（ A卷） （ 2010—— 2011 学年度第 1学期） 课程名称： 数字电路与逻辑设计 试卷类型： （A、B、C） 考试专业、年级：电子0801-0808、通工0801-0816、科技 0801-0804 光电0801-0804、光信息0801-0803 题号 一 二 三 四 五 六 七 八 九 总分 得分 阅卷人 题 （每空2分，共20分） 一．填空 1． 十六进制数 (16F) 十六进制 用8421余3码表示为 。 2．函数F?A?B?B?C的最小项表达式为F?A,B,C??? m??， F的与非与非表达式为 (允许反变量输入)， F的反演式为 ，F的对偶式为 ， 3．某TTL与非门的标准输入高电平为3.6伏，标准输入低电平为0.3 伏，关门电平 VOFF?0.8V,开门电平VON?1.8V, 则低电平噪声容限VNL? , 高电平噪声容限VNH? 。 4. 要构成容量为4K×8bit的RAM，需要 片容量为256×8bit 的RAM。 5. 一个初始状态为0001的模值为12的四位二进制同步递加计数器经过 33个CP脉冲后， 其状态为 。 6. 一组合逻辑电路的输入、输出波形如下图所示，A、B为输入信号， F为输出信号， 则输出信号F与输入信号A、B的逻辑关系为F＝ A B F 说明：1、除填空题、图解及特要求外一般不留答题空间。

总印1600 份 （附答题纸 1 页） 二．选择题：（30分） 注意： 1.每道题的正确答案只有一个，请将正确答案填入第二题答题栏中，以横线划过答题栏所选的答案，例如： 2.题中涉及到的中规模器件的功能表，附在试卷纸的最后一页。 第二题答题栏 题号 选 A 择 B 答 C 案 D 1 2 3 4 5 6 7 8 9 10 A A A A A A A A A B B B B B B B B B C C C C C C C C C D D D D D D D D D E E E E E E E E E E 1．TTL与非门电路如右图所示，输出F＝ C A．0 B. 1 C．AB D. A?B E. A?B 2．下图所示电路中，Y1 ＝ D A. F=0 B. F=A?B?C?D?E C. F=ABC?DE D. F=ABC?DE E. 以上答案都不对 2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则按零分计。

--------- - -------------------------------------------------------线--线----------- ------号--------学-- ---- ---- ---- -- ---- ---- -- ---- ---- ---- -- ---- ---- -- ---- ---- ---- -- ---- ---- -- ---订名-订----姓---- ---- -- ---- ---- ---- -- ---- ---- -- ---- ---- ---- -- ---- ---- -- ---- ---- ---- -- --------级------班-装业-装----专-- ---- -- ---- -- ---- -- ---- -- ---- -- ---- -- ---- -- ---- -- ---- ------------- ---- ------------- ----- ---- 共 6 页 第 2 页

3.以下各单元电路中， A 可以产生时序电路所需要的占空比近似为 50%的时钟脉冲信号。 A. 多谐振荡器 B.单稳态触发器 C. 四位并行全加器 D.数值比较器 E. JK触发器 4. 某电路的VHDL语言描述 ENTITY test IS 如右所示，此test实现的 PORT ( a , b ,s: IN STD_LOGIC ; 逻辑功能为： y : OUT STD_LOGIC ); A. 一位二进制数半加器 END ENTITY test; B. D触发器 ARCHITECTURE one OFtest IS BEGIN C. 二输入与非门 PROCESS(a,b,s) D. 二选一数据选择器 BEGIN E. 2－4线译码器 IF s = '0' THEN y<=a; ELSE y<=b; END IF; END PROCESS; END ARCHITECTURE one; 5. 电路如下，芯片4008为四位二进制全加器，管脚A3 A2 A1 A0、 B3 B2 B1 B0为被加数、加数， 管脚S3 S2 S1 S0为本位和，管脚CIN为低位向本位的进位，外接信号 M, 管脚COUT为本位向 高位的进位，电路如图所示，分析电路，下列说法正确的是： A. M=0，S3 S2 S1 S0为 1001，COUT为1 B. M=0 ，S3 S2 S1 S0为 1001，COUT为0 C. M=1 ，S3 S2 S1 S0为 0100，COUT为1 Ｄ. M=1 ，S3 S2 S1 S0为 0100，COUT为0 Ｅ. 以上均不对 说明：1、除填空题、图解及特要求外一般不留答题空间。