内容发布更新时间 : 2024/12/26 14:38:18星期一 下面是文章的全部内容请认真阅读。

实验八 计数器及其应用设计仿真报告

实现方式：multisim仿真

一、用74LS192设计一个具有复位功能的模24加法计数器

设计思路：模为24，所以需要两片74192，XFG1是信号发生器，作

为输入计数脉冲从U5的UP端输入，ABCD为数据输入端，LOAD为置数端，输入低电平有效，CLR为复位端，输入高电电平有效，QAQBQCQD位数据输出端，输出高电平有效，BO和CO分别为借位端和进位端，输出低电平有效。U4为高位（十位），U5为低位（个位），当U5个位加计数到1001之后产生一个进位信号，向高位U4UP输入一个有效的进位信号，每输入一个有效信号，U4端加计数一次，直到U4输出为0010的同时U5输出为0100，与非门U3A有效输出0，再通过一个由与非门构成的等效非门输出为1，同时给U4和U5的CLR复位端一个有效信号，将U4和U5的ABCD同时复为0000，重复以上步骤，即一个模为24的加计数器。

其逻辑图如下图所示：

其仿真图如下图所示：

二、用74LS192构成一个三进制异步加法计数器

状态转换图:

设计思路:XFG1是信号发生器，作为输入计数脉冲，XSC1是数字示

波器，用来观察QA、QB的波形，ABCD为数据输入端，LOAD为置数端，输入低电平有效，CLR为复位端，输入高电电平有效，QAQBQCQD位数据输出端，输出高电平有效，BO和CO分别为借位端和进位端，输出低电平有效。当输出为0010时，与非门有效输出0，再通过一个由与非门构成的等效非门输出为1，给CLR复位端一个有效信号，将ABCD复为0000，重复以上步骤，即一个三进制异步加计数器。

其逻辑图如下图所示：