数字逻辑考试复习题2含答案 下载本文

内容发布更新时间 : 2024/6/4 0:53:27星期一 下面是文章的全部内容请认真阅读。

一、简化题(35分)

1、简化下列表达式为最简的与或表达式(每小题5分)

1)、F=ABCD+ABD+BCD+ABC+BD+BC 2)、F=Σm(1,3,5,7,9)+Σd(10,11,12,13,14,15) 3)、F=ПM(3,4,6,7,11,12,13,14,15) 4)、F=(A+B+C+D)+(A+B+C+D)+(A+C+D)+(A+B+C)+(A+B)+(C+D)

2、简化表格为最少化状态表并对该最少化状态表进行分配(15分)

现 态 A B C D E F G 次态/输出 X=0 C/0 F/0 D/0 D/1 C/0 D/0 C/1 X=1 B/1 A/1 G/0 E/0 E/1 G/0 D/0 二 、分析题(15分)

1、试分析图所示电路;(1)、写出各触发器驱动方程和电路状态方

程;(2)、假设计数器初始状态Q2Q1Q0=000,列出电路状态转换表,并写出功能。(3)、判断电路能否自启动。(4)、并将图中的JK触发器转换成RS触发器。

J0 Q0 J1 Q1 & J2 Q2

K0 CP K1 K2 三、设计题(50分)

1、试用JK触发器作存储元件设计一个模为6的加法计数器,当有进位信号时输出为1否则输出为0,要求检查电路的自起动性。(注:逻辑电路图略)(18分)

2、1011序列检测器的状态图,状态表并简化。(10分) 3、试用一片74LS138设计一个一位二进制数的全减器。(10分)

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

S1 S2 S3 T4138译码器 A2 A1 A0 4、试用74LS153八选一数据选择器设计一个四位二进制数能被3整除的电路,当四位二进制数能被3整除时,输出为1,否则为0。(12分)

W A B C

八选一选择器 74LS153 D0 D1 D2 D3