基于FPGA的嵌入式51核的数字钟设计 下载本文

内容发布更新时间 : 2024/12/25 9:19:20星期一 下面是文章的全部内容请认真阅读。

摘要

此次设计的数字钟具有年、月、日、时、分、秒计数显示功能,以24小时循环计时显示;具有清零,调节小时、分钟功能;具有整点提示、定时报警功能,使用蜂鸣器报警;由键盘输入进行数字钟设计的校时、清零、启停功能。

数字钟在日常生活中经常用到,可利用现在所学知识自行设计一个数字钟。我们在本次实验中采用了基于FPGA的嵌入51软核的设计方法。基于EDA技术,在Quartus II工具软件环境下,采用自顶向下的设计方法,在FPGA中嵌入51软核。在FPGA中嵌入51软核后,FPGA就有了51单片机所有的功能,就相当于在51单片机上进行数字钟的设计。系统主芯片采用EP2C5T144C8,由时钟模块、控制模块、显示以及报时模块组成。经编译和仿真所设计的程序,在可编程逻辑器件上下载验证。

关键字:FPGA;51软核;整点提示;定时报警;对时

目录

1

第一章 题目分析 .................................................................................................................................... 3 1.1、功能要求及指标 ........................................................................................................................ 3 1.2、设计思路 .................................................................................................................................... 3 第二章 方案比较与选择 ........................................................................................................................ 4 2.1方案一 ........................................................................................................................................... 4 2.2方案二 ........................................................................................................................................... 4 2.3方案三 ........................................................................................................................................... 5 第三章 系统各模块设计 ........................................................................................................................ 6 3.1、8051 IP软核的嵌入 ................................................................................................................. 6

3.1.1 基本结构和功能 ................................................................................................................ 6 3.1.2 8051软核系统构建和软件测试 ....................................................................................... 7 3.2 系统软件设计 ............................................................................................................................. 8

第四章 系统测试 .................................................................................................................................... 9 第五章 结论 .......................................................................................................................................... 10 参考文献 ................................................................................................................................................ 10

2

第一章 题目分析

1.1、功能要求及指标

本设计是基于FPGA嵌入式51软核的设计性实验。在FPGA中嵌入51软核后,FPGA就有了51单片机所有的功能,就相当于在51单片机上进行数字钟的设计。

此次设计的数字钟具有年、月、日、时、分、秒计数显示功能,以24小时循环计时显示;具有清零,调节小时、分钟功能;具有整点提示、定时报警功能,使用蜂鸣器报警。

1.2、设计思路

本设计首先要解决的就是嵌入51软核的问题。现在网络上有很多现成的51

软核的VQM程序,可以直接拿来使用。把CPU、锁相环、数据RAM、程序ROM,都放在同一片FPGA内,从而构成SOC系统,这将使系统的设计效率和系统性能获得极大的提高,这也是现代电子设计技术的发展方向。

其次就是单片机程序编写的问题。在了解数字钟所要实现的功能之后就可以用C来编写程序,只要有一定的单片机编程基础就可以很快写出。

图1是总体设计思路框图。

图1 总体设计思路框图

3