内容发布更新时间 : 2024/5/4 3:24:47星期一 下面是文章的全部内容请认真阅读。

《微机原理与接口技术》习题答案

一、单项选择题

1、80486CPU进行算术和逻辑运算时，可处理的信息的长度为( D )。

A、32位 B、16位 C、8位 D、都可以 2、在下面关于微处理器的叙述中，错误的是( C ) 。

A、微处理器是用超大规模集成电路制成的具有运算和控制功能的芯片 B、一台计算机的CPU含有1个或多个微处理器

C、寄存器由具有特殊用途的部分内存单元组成，是内存的一部分 D、不同型号的CPU可能具有不同的机器指令

3、若用MB作为PC机主存容量的计量单位，1MB等于( B )字节。

A、210个字节 B、220个字节 C、230个字节 D、240个字节 4、运算器在执行两个用补码表示的整数加法时，判断其是否溢出的规则为( D )。

A、两个整数相加，若最高位（符号位）有进位，则一定发生溢出 B、两个整数相加，若结果的符号位为0，则一定发生溢出 C、两个整数相加，若结果的符号位为1，则一定发生溢出

D、两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出 5、运算器的主要功能是( C )。

A、算术运算 B、逻辑运算 C、算术运算与逻辑运算 D、函数运算 6、指令ADD CX，55H[BP]的源操作数的寻址方式是(D )。

A、寄存器寻址 B、直接寻址 C、寄存器间接寻址 D、寄存器相对寻址

7、设(SS)=3300H，(SP)=1140H，在堆栈中压入5个字数据后，又弹出两个字数据，则(SP)=(A )

A、113AH B、114AH C、1144H D、1140H 8、若SI=0053H，BP=0054H，执行SUB SI，BP后，则( C)。

A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0 D、CF=1，OF=1

9、已知(BP)=0100H，(DS)=7000H，(SS)=8000H，(80100H)=24H，(80101H)=5AH，(70100H)=01H，(70101H)=02H，指令MOV BX，[BP]执行后，(BX)=(D ) 。

A、0102H B、0201H C、245AH D、5A24H 10、实模式下80486CPU对指令的寻址由(A )决定。

A、CS，IP B、DS，IP C、SS，IP D、ES，IP

11、使用80486汇编语言的伪操作指令定义: VAL DB 2 DUP(1，2，3 DUP(3)，2 DUP(1，0)) 则在VAL存储区内前十个字节单元的数据是( D)。

A、1，2，3，3，2，1，0，1，2，3 B、1，2，3，3，3，3，2，1，0，1 C、2，1，2，3，3，2，1，0 D、1，2，3，3，3，1，0，1，0，1 12、下列四条指令都可用来使累加器清\，但其中不能清\进位\位的是(C ) 。

A、XOR AL，AL B、AND AL，0 C、MOV AL，0 D、SUB AL，AL

13、若(AX)=96H，(BX)=65H，依次执行ADD AX，BX指令和DAA指令后，(AL)=(C )。

A、0FBH B、01H C、61H D、0BH 14、下列能使CF标志置1的指令是(C ) 。

A、CMC B、CLC C、STC D、CLD 15、MOV AX，[BP+SI]隐含使用的段寄存器是(D )。

A、CS B、DS C、ES D、SS

16、计算机工作中只读不写的存储器是( B )。

A、DRAM B、ROM C、SRAM D、EEPROM

17、下面关于主存储器（也称为内存)的叙述中，不正确的是( B )。

A、当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理 B、存储器的读、写操作，一次仅读出或写入一个字节 C、字节是主存储器中信息的基本编址单位

D、从程序设计的角度来看，cache（高速缓存）也是主存储器

18、CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( B )周期。

A、指令 B、总线 C、时钟 D、读写 19、存取周期是指( D )。

A、存储器的写入时间 B、存储器的读出时间

C、存储器进行连续写操作允许的最短时间间隔 D、存储器进行连续读/写操作允许的最短时间3间隔 20、下面的说法中，( C )是正确的。

A、EPROM是不能改写的 B、EPROM是可改写的，所以也是一种读写存储器 C、EPROM是可改写的，但它不能作为读写存储器 D、EPROM只能改写一次

21、主存和CPU之间增加高速缓存的目的是( A )。

A、解决CPU和主存间的速度匹配问题 B、扩大主存容量 C、既扩大主存容量，又提高存取速度 D、增强CPU的运算能力

22、采用虚拟存储器的目的是( C )。

A、提高主存速度 B、扩大外存的容量 C、扩大内存的寻址空间

D、提高外存的速度

23、某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( C )。

A、70FFFH B、80000H C、7FFFFH D、8FFFFH

24、微机系统中的存储器可分为四级，其中存储容量最大的是( D )。

A、内存 B、内部寄存器 C、高速缓冲存储器 D、外存 25、下面的说法中，( B )是正确的。

A、指令周期等于机器周期 B、指令周期大于机器周期 C、指令周期小于机器周期 D、指令周期是机器周期的两倍 26、按与存储器的关系，I/O端口的编址方式分为（ C ）。

A、线性和非线性编址 B、集中与分散编址 C、统一和独立编址 D、重叠与非重叠编址

27、在中断传送方式下，主机与外部设备间的数据传送通路是（ A ）。

A、数据总线DB B、专用数据通路 C、地址总线AB D、控制总线CB 28、状态信息是通过（ A ）总线进行传送的。 A、数据 B、地址 C、控制 D、外部 29、下列总线中，属于局部总线的是（ D ）。

A、ISA B、EISA C、MCA D、PCI

30、利用程序查询方式传送数据时，CPU必须读（ A ）以判断是否传送数据。

A、外设的状态 B、DMA的请求信号 C、数据输入信息 D、外设中断请求 31、CPU与外设间数据传送的控制方式有( D )。

A、中断方式 B、DMA方式 C、程序控制方式 D、以上三种都是 32、CPU与I∕O设备间传送的信号有( D )。

A、数据信息 B、控制信息 C、状态信息 D、以上三种都是 33、在中断方式下，外设数据输入到内存的路径是( D )。 A、外设→数据总线→内存 B、外设→数据总线→CPU→内存 C、外设→CPU→DMAC→内存 D、外设→I∕O接口→CPU→内存 34、CPU响应中断请求和响应DMA请求的本质区别是( D )。 A、中断响应靠软件实现 (B)速度慢 (C)控制简单

D、响应中断时，CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线 35、将微处理器、内存储器及I/O接口连接起来的总线是（ C ）。