内容发布更新时间 : 2024/12/24 11:25:06星期一 下面是文章的全部内容请认真阅读。

毕业设计说明书

图3-3 单片机的引脚排列

1.主要特性： ·与MCS-51 兼容

·8K字节可编程闪烁存储器 寿命：1000写/擦循环 ·全静态工作：0Hz-24Hz ·三级程序存储器锁定 ·128*8位内部RAM ·32可编程I/O线 ·两个16位定时器/计数器 ·5个中断源 ·可编程串行通道 ·低功耗的闲置和掉电模式 ·片内振荡器和时钟电路 2、管脚说明： VCC：供电电压。 GND：接地。

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输

26

毕业设计说明书

入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下所示： P3口管脚备选功能 P3.0 RXD（串行输入口）

P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通）

P3口同时为闪烁编程和编程校验接收一些控制信号。

RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的

27

毕业设计说明书

地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。

/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。

存储器结构：MCS-51 单片机内核采用程序存储器和数据存储器空间分开的结构，均具64KB外部程序和数据的寻址空间。

程序存储器：如果EA引脚接地（GND），全部程序均执行外部存储器。在AT89S51，假如EA 接至Vcc（电源+），程序首先执行地址从0000H－0FFFH （4KB）内部程序存储器，再执行地址为1000H－FFFFH （60KB）的外部程序存储器。

数据存储器：AT89S51的具128字节的内部RAM，这128字节可利用直接或间接寻址方式访问，堆栈操作可利用间接寻址方式进行，128字节均可设置为堆栈区空间。

3、I/O口引脚：

a：P0口，双向8位三态I/O口，此口为地址总线（低8位）及数据总线分时复用；

b：P1口，8位准双向I/O口；

c：P2口，8位准双向I/O口，与地址总线（高8位）复用； d：P3口，8位准双向I/O口，双功能复用口。

28

毕业设计说明书

4、振荡器特性：

AT89S52一个用于构成内部振荡器的高增益反相放大器，引脚XTAL1 和XTAL2 分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器。

外接石英晶体（或陶瓷谐振器）及电容Cl、C2 接在放大器的反馈回路 构成并联振荡电路。对外接电容Cl、C2 虽然没 十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性。如果使用石英晶体，我们推荐电容使用30pF±10pF，而如使用陶瓷谐振器建议选择40pF ±10pF。

用户也可以采用外部时钟。这种情况下，外部时钟脉冲接到XTAL1端，即内部时钟发生器的输入端，XTAL2则悬空。

由于外部时钟信号是通过一个2分频触发器后作为内部时钟信号的，所以对外部时钟信号的占空比没有特殊要求，但最小高电平持续时间和最大的低电平持续时间应符合产品技术条件的要求。

XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。

5、芯片擦除：

整个EPROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms 来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。

此外，AT89C52设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。

6、Flash 闪速存储器的并行编程

AT89C52单片机内部8k字节的可快速编程的Flash存储阵列。编程方法可通过传统的EPROM编程器使用高电压（+12V）和协调的控制信号进行编程。

AT89C52的代码是逐一字节进行编程的。

29

毕业设计说明书

编程方法：

编程前，须设置好地址、数据及控制信号，AT89C51 编程方法如下： 1．在地址线上加上要编程单元的地址信号。 2．在数据线上加上要写入的数据字节。 3．激活相应的控制信号。

4．将EA ／Vpp 端加上+12V 编程电压。

5．每对Flash 存储阵列写入一个字节或每写入一个程序加密位，加上一个ALE ／PROG编程脉冲。每个字节写入周期是自身定时的，大多数约为50us。改变编程单元的地址和写入的数据，重复1－5 步骤，直到全部文件编程结束。 4.2.4 单片机最小系统设计

采用AT89C52单片机构成了控制系统的核心，其基本模块就主要包括复位电路和晶体震荡电路。在本设计当中，单片机的P 0口、P 1口、P 2口、P 3口全部参与系统工作，单片机最小系统的接线如图3.4所示：

图3.4 单片机最小系统图

30