内容发布更新时间 : 2024/9/18 19:38:14星期一 下面是文章的全部内容请认真阅读。

21

3．组成分频器

前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。

例6.3.2 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。

15

解： 因为32768=2，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可，其逻辑电路如图6.3.29所示。

f=1HzQ3Q2Q1Q0RCO74161(4)ETEPRCOQ3Q2Q1Q074161(3)ETEPCPRCOQ3Q2Q1Q074161(2)ETEPRCOQ3Q2Q1Q074161(1)ETEPCP1f=32768Hz∧RDLDD3D2D1D011RDLDD3D2D1D011∧CPRDLDD3D2D1D011CP∧RDLDD3D2D1D011∧

图6.3.29 例6.3.2的逻辑电路图

4．组成序列信号发生器

序列信号是在时钟脉冲作用下产生的一串周期性的二进制信号。图6.3.30是用74161及门电路构成的序列信号发生器。其中74161与G1构成了一个模5计数器，且Z=Q0Q2。在CP作用下，计数器的状态变化如表6.3.9所示。由于Z=Q0Q2，故不同状态下的输出如该表的右列所示。因此，这是一个01010序列信号发生器，序列长度P=5。

图6.3.30 计数器组成序列信号发生器

G1&Q3Q2Q1Q0RCO74161ETEPCP1CPQ3Q2Q1Q0G21G3&Z 表6.3.9 状态表 现 态 nn Q2 Q1n Q0 次态 n?1n?1 Q2Q1n?1Q0输出 Z 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 RDLDD3D2D1D01∧

用计数器辅以数据选择器可以方便地构成各种序列发生器。构成的方法如下： 第一步 构成一个模P计数器；

第二步 选择适当的数据选择器，把欲产生的序列按规定的顺序加在数据选择器的数据输入端，把地址输入端与计数器的输出端适当地连接在一起。

例6.3.3 试用计数器74161和数据选择器设计一个01100011序列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图6.3.31所示。

22

ZY74151GY1A2A1A0RCOQ3Q2Q1Q074161ETEP∧D7D6D5D4D3D2D1D0110001101CPRDLDD3D2D1D0CP

5．组成脉冲分配器

1

图6.3.31 计数器和数据选择器组成序列信号发生器

脉冲分配器是数字系统中定时部件的组成部分，它在时钟脉冲作用下，顺序地使每个输出端输出节拍脉冲，用以协调系统各部分的工作。

图6.3.32（a）为一个由计数器74161和译码器74138组成的脉冲分配器。74161构成模8计数器，输出状态Q2Q1Q0在000~111之间循环变化，从而在译码器输出端Y0~Y7分别得到图6.3.32（b）所示的脉冲序列。

Y7Y6Y5Y4Y3Y2Y1Y0Y7Y6Y5Y4Y3Y2Y1Y074138G1G2AG2B100A2A1A01RCOQ3Q2Q1Q074161ETEPCP1CPRDLDD3D2D1D01(a)CPQ0Q1Q2Y0Y1Y2Y3Y4Y5Y6Y7∧

(b)

23

6.4 数码寄存器与移位寄存器

一． 数码寄存器

数码寄存器——存储二进制数码的时序电路组件，它具有接收和寄存二进制数码的逻辑功能。前面介绍的各种集成触发器，就是一种可以存储一位二进制数的寄存器，用n个触发器就可以存储n位二进制数。

图6.4.1（a）所示是由D触发器组成的4位集成寄存器74LSl75的逻辑电路图，其引脚图如图6.4.1（b）所示。其中，RD是异步清零控制端。D0～D3是并行数据输入端，CP为时钟脉冲端，Q0～Q3是并行数据输出端，Q0～Q3是反码数据输出端。

该电路的数码接收过程为：将需要存储的四位二进制数码送到数据输入端D0～D3，在CP端送一个时钟脉冲，脉冲上升沿作用后，四位数码并行地出现在四个触发器Q端。

74LS175的功能示于表6.4.1中。

Q0FF0QC11D∧RQC11D∧RQ0Q1FF1QC11D∧RQ1Q2FF2QC11D∧RQ2Q3FF3Q311D0CPRDD1D2D3(a)VccQ3Q3161514D3D2Q2Q2CP13121110974LS17512345678RDQ0Q0D0D1Q1Q1GND（b）

图6.4.1 4位集成寄存器74LSl75 （a）逻辑图 （b）引脚排列

24

表6.4.1 74LS175的功能表

清零 RD 0 1 1 1

时钟 CP × ↑ 1 0 输 入 D0 D1 D2 D3 × × × × D0 D1 D2 D3 × × × × × × × × 输 出 Q0 Q1 Q2 Q3 0 0 0 0 D0 D1 D2 D3 保 持 保 持 异步清零 数码寄存 数据保持 数据保持 工作模式 二．移位寄存器

移位寄存器不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。移位寄存器也是数字系统和计算机中应用很广泛的基本逻辑部件。

1．单向移位寄存器 （1）4位右移寄存器。

设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。在4个移位脉冲作用后，输入的4位串行数码1101全部存入了寄存器中。电路的状态表如表6.4.2所示，时序图如图6.4.3所示。

并 行 输 出Q0DI串行输入D0FF01DQD1FF11DQQ1D2FF21DQQ2D3FF31DQ串行输出Q3∧∧∧∧C1RC1RC1RC1RCPCR

图6.4.2 D触发器组成的4位右移寄存器

1CPDIQ0Q1Q2Q3110123456789

图6.4.3 图6.4.2电路 的时序图

25

表6.4.2 右移寄存器的状态表

移位脉冲 CP 0 1 2 3 4 输入数码 DI 1 1 0 1 输 出 Q0 Q1 Q2 Q3 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 1 1

移位寄存器中的数码可由Q3、Q2、Q1和Q0并行输出，也可从Q3串行输出。串行输出时，要继续输入4个移位脉冲，才能将寄存器中存放的4位数码1101依次输出。图6.4.3中第5到第8个CP脉冲及所对应的Q3、Q2、Q1、Q0波形，就是将4位数码1101串行输出的过程。所以，移位寄存器具有串行输入—并行输出和串行输入—串行输出两种工作方式。

（2）左移寄存器。

并 行 输 出Q0串行输出D0FF01DQD1FF11DQD2FF21DQD3FF31DQQ1Q2Q3DI串行输入∧∧∧∧C1RC1RC1RC1RCPCR

图6.4.4 D触发器组成的4位左移寄存器

2．双向移位寄存器

将图6.4.2所示的右移寄存器和图6.4.4所示的左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器，如图6.4.5所示。

由图可知该电路的驱动方程为：

D0?SDSR?SQ1 D1?SQ0?SQ2 D2?SQ1?SQ3

D3?SQ2?SDSL

其中，DSR为右移串行输入端，DSL为左移串行输入端。当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，在CP脉冲作用下，实现右移操作；当S=0时，D0=Q1、D1=Q2、D2=Q3、