内容发布更新时间 : 2024/5/2 10:48:53星期一 下面是文章的全部内容请认真阅读。

…东北大学考试试卷（A卷附答案及得分点）

总分 一 二 三 四 五 六 七 八 学 … … 2013—2014学年第 一 学期

院 … …课程名称： 计算机组成原理（共 页， 个大题） ○ …┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄ … … （20分）填空题（每个空1分，直接填在每小题下面） 一、得分

班 … …级 密… ………学 …○号 …… ………封姓 ……名 …… …○……… …线……………………………… 1 ．计算机的中央处理器CPU包含 A 和 B ，而计算机的主机则包含了 C 和 D 。 A：运算器 B：控制器 C；中央处理器（CPU） D：主存储器（内存） 2 ．16位（包括1位符号位）的定点小数，若用补码表示，其表示的真值范围 是 A ，最多能表示 B 个不同的数。 A：-1～+（1-2-15） 16 3 B：2（65536） ．三级存储系统由 A 、 B 和 C 组成。 A：Cache B：主存 C：辅存 4 ．某SRAM芯片，其容量为1024×4位，除电源端和接地端外，该芯片引出 线的最小数目是 A 。 A： 16 5 ．存储器堆栈中，需要一个 A 。它是CPU中的一个专用寄存器，它指定的 B 就叫做堆栈的 C 。 A：堆栈指示器（ SP） B：主存单元 C：栈顶 6 ．微指令的编码表示法中分段编码的原则是，可以把 A 的微命令编在同一 字段内，而 B 的微命令应该编在不同的字段内。 A：相斥性（互斥的） B：相容性（相容的） 7 ．微程序存放在 A 存储器中。 A：控制 8 ．CPU响应中断时保护的两个关键的硬件状态是 A 和 B 。 A：程序断点（PC） B：程序状态字（PSW） 9 ．DMA数据传送过程可分为 A ，数据块传送和 B 三个阶段。 10 A：传输前预处理（初始化） B：传输后处理 ．在统一编址方式下，访问I/O设备和内存将使用 A 的控制总线。 A：相同的 1 8．中断服务程序的最后一条指令是 A 。 A：中断返回（写成RTI、RETI等实际助记符符合要求也可） 9．DMA接口电路中有中断机制，其作用是 A 。 A：报告DMA传送结束（请求结束处理） 10．条件转移、无条件转移、转子程序、返主程序、中断返回这几种指令都属于 二、（6分）设计算机的字长为16位，若用于表示规格化的浮点数，阶为6位的移码表示（其中有1位阶符），尾数为10位的补码表示（其中有1位数符）。已知两个二进制数X=2-1010×0.11011011，Y=2-1001×（-0.01101110），求X-Y的值。尾数运算时采用双符号位的补码运算，小数点后数值部分编码仍是9位；有尾数低位需要丢掉时采用“0舍1入”的舍入法。要求列示过程。

… ……得分 … … 二、 （8分） 在浮点机中如何判断溢出？（请具体说明判断的依据以及什

○… 么情况可判定为溢出、什么情况下按机器零处理。） … …解答：浮点机中的溢出与否是根据阶码的情况来判断。

… 如果阶码大于给定的定点整数能够表示的最大值，则可定为溢出

…（一般叫做上溢）。

密 如果阶码小于该定点整数能表示的最小值，按机器零来处理。 … … …… … ○ … ……得分 … … 三、（8分） 假设某机硬盘采用DMA方式与主机交换信息，其传输速率封… 1000个时钟周期，DMA传送后处… 为4MB/s，而且DMA的预处理需要理需要500个时钟周期。如果平均传输的数据长度为4KB，计算该硬盘… …

工作时，500MHz的CPU需用多少时间比率进行DMA辅助操作（预处… ○ 理和后处理）。要求列出计算过程。

… 解答：据题意可知，每秒发生DMA请求的次数为： … 4MB/s÷4KB=1K次/s …… 线 每次DMA传送需要占CPU的时钟周期数为： … 1000+500=1500

… 所以该硬盘工作时，500MHz的CPU需用来进行DMA辅助操作

… 的时间比率为：

… … 1500×1K/500M=0.3%

… …… … …

… …得分 2

四、（10分）某机中CALL是一条双字长直接寻址的子程序调用指令，该指令的第一个字是操作码和寻址特征，第二个字为地址码6000H。假设PC当前值为1004H，SP的内容为0100H，栈顶内容为1234H，存储器按字编址，且进栈操作是先（SP）－Δ→SP，后存入数据。下表给出了CALL指令被读取前，PC、SP及栈顶的内容，请继续在表中填写以下两个时刻PC、SP及栈顶的内容，要求仍用16进制表示。 （1）CALL指令被执行后（指令周期刚刚结束）； （2）CALL所调用的子程序返回后。 提示：CALL指令本身具有保护程序断点的功能。 第四题表 指令运行时刻PC的内容SP的内容栈顶的内容CALL指令取指前1004H 0100H 1234H CALL指令执行后6000H 00FFH 1006H 子程序返回后1006H 0100H 1234H ……… 得分 得分 ……○……………密……………○……………封……………○…………线……………………………

五、（10分）设有若干片256K×8位的SRAM芯片，要构成2M×32

位的SRAM存储器。问需要多少片现有的SRAM芯片？画出该存储

器扩展以及与CPU连接的结构图。设CPU与存储器的接口信号有地

址信号、数据信号、控制信号MREQ#和R/W#

，

“#”代表低电平有效。 可以根据需要使用译码器等辅助器件。

解答：需要芯片的数目为（2M×32）÷（256K×8）=32片 扩展连接图略。

3

六、（13分）某字长32位、按字节编址的计算机采用了直接映射的Cache。已知主存容量为4MB，Cache容量为4096B，每块含8个字。回答下列问题： （1）主存地址是多少位？Cache的地址是多少位？主存地址如何划分（分几个字段、各个字段的名称和位数：要求划分到字节地址）？ （2）设Cache起始为空，若CPU依次从主存第0,1，…，99号单元读出100个字（主存一次读一个字），并按此再重复10次，问命中率是多少？要求列示计算过程。 解答： （1）主存地址22位，cache地址12位。主存地址四个字段，具体划分从高到低位如下： 区号（标记tag）字段10位；块号（行号）字段7位；块内字地址字段3位；字节地址2位。 （2）总的访存次数为100×11=1100次 其中在cache中未命中的次数为13次（初次访问主存0号、8号、16号、……96号单元未命中），故命中率为： （1100－13）÷1100≈98.82%

…得分 …………○……………密……………○……………封……………○…………线………………………

七、（12分）若某计算机有5级中断，中断响应优先级由高到低为L1﹥L2﹥L3﹥L4﹥L5，为了改变中断处理的优先次序，现将各级中断程序的中断屏蔽码重新设置如右表所示，表中设“1”为屏蔽，“0”为开放。请回答下列问题：

（1）改变后的中断处理次序是怎样的？

（2）若在运行主程序的t1时刻，同时出现了这5级的中断请求，试在下面所给坐标图中画出CPU运行程序的轨迹.

解答：（1）改变后的中断处理次序为L4﹥L1﹥L5﹥L2﹥L3 （6分） （2）见图。

CPU运行程序5级4级3级2级1级主程序时间T t1时刻：5级同时请求

4

第七题表 重设的中断屏蔽字 中断处理程序中断屏蔽字 L1级 L2级 L3级 L4级 L 5级 L1级0 1 1 1 1L2级0 1 1 0 0L3级0 0 1 0 0L4级1 1 1 1 1L5级0 1 1 0 1

得分 （14分）按以下几方面的要求对硬布线控制（器）和微程序控制（器） 八、

进行比较说明：

（1）说明二者在设计过程（步骤）中有哪些相同的地方； （2）说明二者在实现上主要的不同（各自的核心器件）； （3）从速度、规整性及扩充和修改的难易程度等方面比较二者的优劣。 完成上述比较之后，请画出采用断定方式形成后续微指令地址的微程序

要求图中标明各部件的名称以及微指令各字段的名 控制器的逻辑组成框图；

称。 解答：

（1） 都要先画出指令流程图（分解每条指令为微操作），然后都要将每个 微操作与具体的时序信号相结合（安排出操作时序）。 （2） 组合逻辑控制器采用的核心器件是门电路，而微程序控制器用的是半 导体 ROM。

（3） 速度：组合逻辑控制器更快；

规整性：微程序控制器占优势；

扩充和修改的难易程度：微程序控制器更易于扩充、修改及维护。

5