内容发布更新时间 : 2024/5/11 3:20:28星期一 下面是文章的全部内容请认真阅读。
数字逻辑电路
大纲号：04026302 学分：4 学时：64 执笔人：蒋立平 审订人：王建新
一、课程的地位与作用
《数字逻辑电路》是通信工程、电子信息工程、计算机科学、自动化、电子科学技术等理工科专业的主要技术基础课。其作用与任务：通过学习数字系统逻辑设计的基本理论和方法，使学生掌握典型脉冲电路的分析方法以及常用数字电路的分析和设计方法。
二、课程的教学目标与基本要求
1. 教学目标
通过学习数字系统逻辑设计的基本理论和方法，使学生掌握常用数字电路的分析与设计方法，为后续课程打下良好基础。
2. 基本要求
(1) 掌握二进制、BCD码及二、十进制相互转换；
(2) 掌握逻辑代数基本公式及用卡诺图化简逻辑函数的方法； (3) 掌握双极型晶体管和MOS管的静态开关特性； (4) 掌握TTL、CMOS基本逻辑门的功能及主要外特性； (5) 掌握组合电路分析和设计方法；
(6) 掌握触发器的逻辑功能、外部特性及其应用；
(7) 掌握时序电路的分析方法及同步时序电路一般设计过程；
(8) 熟悉MOS存储单元的基本工作原理和集成存储器的逻辑功能，掌握PLD的基本工作原理，初步了解VHDL语言；
(9) 掌握单稳、双稳和多谐振荡器等脉冲电路工作原理、波形分析方法及主要参数计算方法；
(10) 了解A/D和D/A转换器的基本概念。
三、主要内容 1 数字逻辑基础 1.1 数制与数制转换 1.1.1 十进制 1.1.2 二进制 1.1.3 十六进制和八进制 1.1.4 二进制数与十进制数之间的转换 1.1.5 二进制数与十六进制数及八进制数之间的转换 1.2 几种简单的编码 1.2.1 二-十进制码（BCD码） 1.2.2 格雷码 1.2.3 奇偶校验码 1.2.4 字符数字码 1.3 算术运算 1.4 逻辑代数中的逻辑运算 1.4.1 与基本逻辑运算 1.4.2 复合逻辑运算 1.4.3 正逻辑与负逻辑 1.5 逻辑代数的基本定律和规则 1.6 逻辑函数的标准形式 1.6.1 常用的逻辑函数式 1.6.2 函数的与或式和或与式 1.6.3 最小项和最大项 1.6.4 逻辑函数的标准与或式和标准或与式 1.7 逻辑函数式与真值表 1.8 逻辑函数的化简 1.8.1 公式化简法 1.8.2 卡诺图化简法 1.8.3 不完全确定的逻辑函数及其化简 1.8.4 逻辑函数式化简为其他形式 1.8.5 奎恩-麦克拉斯基化简法 1.8.6 多输出逻辑函数的化简 2 逻辑门电路 2.1 晶体管的开关特性 2.2 分立元件门电路
2.3 TTL门电路 2.3.1 TTL与非门的电路结构 2.3.2 TTL与非门的电压传输特性 2.3.3 TTL与非门静态输入特性与输出特性 2.3.4 TTL与非门的动态特性 2.3.5 其他类型的TTL门电路 2.3.6 TTL数字集成电路 2.4 其他类型双极型数字集成电路 2.4.1 ECL门电路 2.4.2 I2L电路 2.5 CMOS门电路 2.5.1 CMOS反相器的电路结构 2.5.2 CMOS反相器的电压传输特性和电流传输特性 2.5.3 CMOS反相器的静态输入特性和输出特性 2.5.4 CMOS反相器的动态特性 2.5.5 其他类型的CMOS门电路 2.5.6 CMOS数字集成电路的各种系列 2.5.7 CMOS集成电路的主要特点和使用注意事项 2.6 其他类型的MOS数字集成电路 2.6.1 PMOS门电路 2.6.2 NMOS门电路 2.6.3 E2CMOS电路 2.7 Bi-CMOS电路 2.8 TTL与CMOS电路的接口 3 组合逻辑电路 3.1 概述 3.2 组合逻辑电路的分析 3.3 组合逻辑电路的设计 3.4 组合逻辑电路中的冒险 3.4.1 功能冒险与消除方法 3.4.2 逻辑冒险与消除方法 3.5 可编程逻辑器件和VHDL概述 3.5.1 VHDL基本结构 3.5.2 VHDL中的中间信号 3.5.3 VHDL描述逻辑电路的进程形式 4 常用组合逻辑功能器件 4.1 自顶向下的模块化设计方法 4.2 编码器 4.2.1 二进制编码器 4.2.2 二-十进制编码器 4.2.3 通用编码器集成电路 4.2.4 编码器应用举例 4.2.5 编码器的VHDL描述 4.3 译码器/数据分配器 4.3.1 二进制译码器 4.3.2 二-十进制译码器 4.3.3 通用译码器集成电路 4.3.4 数据分配器 4.3.5 显示译码器 4.3.6 译码器应用举例 4.3.7 译码器的VHDL描述 4.4 数据选择器 4.4.1 数据选择器的电路结构 4.4.2 通用数据选择器集成电路 4.4.3 数据选择器应用举例 4.4.4 数据选择器的VHDL描述 4.5 算术运算电路 4.5.1 基本加法器 4.5.2 高速加法器 4.5.3 通用加法器集成电路 4.5.4 加法器应用举例 4.5.5 加法器电路的VHDL描述 4.6 数值比较器 4.7 代码转换器 4.7.1 BCD-二进制码转换器 4.7.2 通用BCD-二进制和二进制-BCD码转换器集成电路 4.7.3 代码转换电路的VHDL描述 4.8 数字系统设计举例——算术逻辑单元 5 时序逻辑电路 5.1 概述 5.2 锁存器 5.2.1 普通锁存器 5.2.2 门控锁存器 5.3 触发器 5.3.1 主从触发器 5.3.2 边沿触发器 5.4 触发器使用中的几个问题 5.4.1 触发器逻辑功能的转换 5.4.2 触发器的脉冲工作特性 5.4.3 触发器的合理选用及使用注意事项 5.5 触发器应用举例 5.6 时序逻辑电路的分析与设计 5.6.1 同步时序逻辑电路的分析 5.6.2 异步时序逻辑电路的分析 5.6.3 同步时序逻辑电路的设计 5.6.4 有限状态机的VHDL描述 5.7 时序逻辑电路中的冒险 5.7.1 异步时序逻辑电路中的冒险 5.7.2 同步时序逻辑电路中的冒险 5.7.3 消除时序逻辑电路冒险的方法 6 常用时序逻辑功能器件 6.1 计数器 6.1.1 异步计数器 6.1.2 同步计数器 6.1.3 计数器应用 6.1.4 计数器的VHDL描述 6.2 寄存器和移位寄存器 6.2.1 寄存器 6.2.2 移位寄存器 6.2.3 移位寄存器应用举例 6.2.4 移位寄存器型计数器 6.2.5 移位寄存器的VHDL描述 7 半导体存储器和可编程逻辑器件 7.1 概述 7.2 半导体存储器 7.2.1 半导体存储器概述 7.2.2 只读存储器（ROM） 7.2.3 随机存取存储器 7.3 可编程逻辑器件（PLD） 7.3.1 PLD概述
7.3.2 可编程阵列逻辑（PAL） 7.3.3 通用阵列逻辑（GAL） 7.3.4 复杂的可编程逻辑器件（CPLD） 7.3.5 现场可编程门阵列（FPGA） 7.3.6 PLD的开发过程 8 脉冲信号的产生与整形 8.1 555集成定时器 8.2 施密特触发电路 8.3 单稳态触发电路 8.3.1 用555定时器构成单稳态触发电路 8.3.2 用施密特触发电路构成单稳态触发电路 8.3.3 集成单稳态触发电路 8.3.4 单稳态触发电路的应用 8.3.5 单稳态触发电路的VHDL描述 8.4 多谐振荡器 8.4.1 用555定时器构成多谐振荡器 8.4.2 用施密特触发电路构成多谐振荡器 8.4.3 石英晶体多谐振荡器 9 *数模和模数转换 9.1 D/A转换器 9.1.1 D/A转换器的基本原理 9.1.2 权电阻网络D/A转换器 9.1.3 倒T形电阻网络D/A转换器 9.1.4 集成D/A转换器及主要技术参数 9.2 A/D转换器 9.2.1 A/D转换器的基本原理 9.2.2 逐次逼近型A/D转换器 9.2.3 双积分型A/D转换器 9.2.4 集成A/D转换器及主要技术参数 四、时间分配 课程分段标识 序 号 1 2 3 4 5 6 7 8 教学环节（学时） 教 学 内 容 数字逻辑基础 逻辑门电路 组合逻辑电路 常用组合逻辑功能器件 时序逻辑电路 常用时序逻辑功能器件 半导体存储器和可编程逻辑器件 脉冲信号的产生与整形 总 计 讲 课 10 6 2 10 8 10 4 6 56 习题 实验 2 2 4 8 上 机 课 外 小 计 10 6 2 12 10 14 4 6 64 五、课程说明 课程英文名称 主要先修课程 适用专业类别 主要教材 考核方式 Digital Logic Circuit 模拟电子线路 电气信息类各专业 1. 蒋立平.数字逻辑电路与系统设计（第2版）.北京:电子工业出版社,2013 2. 阎 石.数字电子技术基础.第5版,北京:高等教育出版社,2006 闭卷考试 本课程为电气信息类各专业的主要技术基础课，是我校电子工程、通信、无线电技术等专业的研究生入学考试课程。本课程研究数字逻辑电路设计的基本原理和方法。通过本课程学习，使学生掌握常用数字电路的分析和设计方法，并旨在培养学生的逻辑思维能力。本课程以逻辑代数为基础，对先期知识的依赖性较小。本课程的教学环节注重理论和实践相结合，课堂授课时间和实践环节的学时比为7:1 。课堂授课采用讲课和讨论相结合、传统授课方法和计算机辅助教学相结合。本课程的考核方式为考试。 课程简介
六、实验项目与主要内容 序 号 实 验 项 目 名 称 学 时 主 要 内 容 及 要 求 掌握组合逻辑电路设计方法。用小规模集成电路与中规模集成电路设计全加器。根据全加器逻辑函数表达式用门设计全加器；用中规模数据选择器74153设计全加器。 掌握基本触发器的功能和应用。用触发器设计分频器和计数器。用D触发器设计异步四分频电路；用JK触发器设计同步模五计数器。 掌握任意进制计数器的设计方法。用四位同步二进制计数器设计任意进制计数器。用74LS161分别完成模8和模10计数器；研究CD4518的功能，用CD4518设计模60计数器。 掌握移位寄存器的逻辑功能及应用。用中规模移位寄存器设计移存型计数器与分频器。根据设计的参数要求，使用74LS194设计实现环形、扭环形计数器、m序列发生器和五分频电路。 实验类型 1 组合逻辑电路设计 2 设计性 2 触发器应用 2 设计性 3 计数器设计 2 设计性 4 移位寄存器应用 2 设计性