内容发布更新时间 : 2024/12/25 16:34:53星期一 下面是文章的全部内容请认真阅读。

安徽财经大学管理科学与工程学院本科毕业设计

图3.2 AT89C51引脚图

AT89C51本身内含40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中端口，2个16位可编程定时计数器,2个全双工串行通信口，AT89C51可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的Flash存储器可有效地降低开发成本。

3.2.2 主要特性

AT89C51的主要特性如下表所示：

兼容MCS—51指令系统 4k可反复擦写(>1000次）Flash ROM 6 安徽财经大学管理科学与工程学院本科毕业设计

32个双向I/O口 两个16位可编程定时/计数器 1个串行中断 两个外部中断源 可直接驱动LED 低功耗空闲和掉电模式

可编程UARL通道 全静态操作0-24MHz 128x8bit内部RAM 共6个中断源 3级加密位 软件设置睡眠和唤醒功能 表3.1 AT89C51主要功能描述

3.2.3 管脚说明

VCC：供电电压。 GND：接地。

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL

7

安徽财经大学管理科学与工程学院本科毕业设计

门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口也可作为AT89C51的一些特殊功能口，如下表所示：

表3-2 AT89C51特殊功能表：

端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7

第二功能 RXD（串行输入口） TXD（串行输出口） /INT0（外部中断0） /INT1（外部中断1） T0（记时器0外部输入） T1（记时器1外部输入） /WR（外部数据存储器写选通） /RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。

RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。

/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内

8

安徽财经大学管理科学与工程学院本科毕业设计

部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。

3.2.4 芯片擦出

整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms 来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。

此外，AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。

在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。

3.2.5 空闲节电模式

AT89C51有两种可用软件编程的省电模式，它们是空闲模式和掉电工作模式。这两种方式是控制专用寄存器PCON（电源控制寄存器）中的PD（PCON.1）

和IDL（PCON.0）位来实现的。PD是掉电模式，当PD=1时，激活掉电工作模式，单片机进入掉电工作状态，IDL是空闲等待状态，当IDL=1时，激活空闲工作模式，单片机进入睡眠状态，如需同时进入两种工作模式，即PD和IDL同时为1，则先激活掉电工作模式。

在空闲工作模式状态，CPU保持睡眠状态而所有片内的外设仍保持激活状态，这种方式由软件产生。此时，片内RAM和所有特殊功能寄存器的内容保持不变。空闲模式可由任何允许的中断请求或者硬件复位终止。

终止空闲工作模式的方法有两种

其一是任何一条被允许中断的事件被激活，IDL（PCON.0）被硬件清除，即刻终止空闲工作模式。程序会首先响应中断，进入中断服务程序，执行完中断服务程序并紧随RETI（中断返回）指令后，下一条要执行的指令就是使单片机进

9

安徽财经大学管理科学与工程学院本科毕业设计

入空闲模式那条指令后面的一条指令。

其二是通过硬件复位也可以将空闲工作模式终止。需要注意的是，当由硬件复位来终止空闲工作模式时，CPU通常是从激活模式那条指令的下一条指令开始继续执行程序的，要完成内部复位操作，硬件复位脉冲要保持两个机器周期（24个时钟周期）有效，在这种情况下，内部禁止CPU访问片内RAM，而允许访问其他端口。为了避免对端口产生意外写入，激活空闲模式的那条指令的后一条指令不应是一条对端口或者外部存储器的写入指令。

3.2.6 掉电模式

在掉电模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片内RAM和特殊功能寄存器的内容在终止掉电模式前被冻结。推出掉电模式的唯一方法是硬件复位。

复位后将重新定义全部特殊功能寄存器但不改变RAM中的内容，在VCC恢复到正常工作电平前，复位应无效，且必须保持一定时间以使振荡器重新启动并且稳定的工作。

空闲和掉电模式外部引脚状态如表2-3所示：

表3-3 外部引脚状态表 模式 空闲模式 空闲模式 外部 1 1 浮空 数据 数据 浮空 掉电模式 内部 0 0 数据 数据 数据 数据 掉电模式 外部 0 0 浮空 数据 数据 数据 程序存储器 内部 ALE /PROG P0 P1 P2 P3 1 1 数据 数据 数据 浮空 10