内容发布更新时间 : 2024/6/3 19:45:28星期一 下面是文章的全部内容请认真阅读。

1

微电子技术课程设计任务书及报告（论文）

题 目 基于CMOS工艺的全芯片ESD保护电路设计 学 院 通信与电子工程学院 专业班级 电信141 学 号 2014134061 学生姓名 邹升华

1

微电子技术课程设计任务书

题 目 题目类型 学 院 基于cmos工艺的全芯片esd保护电路设计 □ 设计 □ 论文 □ 其他 通信与电子工程学院 专业班级 电信141 任务要求（题目来源、应完成的主要内容、基本要求及成果形式、应收集的资料及主要参考文献等） 题目来源：随着如今IC工艺由微米量级向纳米量级过渡，制程进一步提升，单个器件所能承受的静电电压/电流值持续减小。另外低压、射频等特殊运用又对芯片静电防护提出了新的要求。在过去的一份统计中，每年半导体产业由于ESD/EOS问题所带来的经济损失就高达数百亿美元。 主要内容：介绍了几种常用 ESD 保护器件的特点和工作原理, 通过分析各种 ESD 放电情况 ,对如何选择 ESD 保护器件,以及如何设计静电泄放通路进行了深入研究, 提出了全芯片 ESD 保护电路设计方案, 并在 XFAB 0.6 μm CMOS 工艺上设计了测试芯片。 基本要求：对 ESD 保护器件有 7 个基本要求:1)能为静电提供有效的(快速低阻)泄放通路;2)通过正常的 I/O 信号时不工作 ;3)引入较低的电容、电阻 ;4)在保证健壮性的同时,尽可能减小面积 ;5)对锁闭(latch up)有较高的免疫 ;6)尽量不增加掩模,不修正工艺步骤 ,与普通工艺保持兼容 ;7)有较高的耐压能力 成果形式;仿真结果 主要参考文献：[ 1]向洵，刘凡，《基于C 1VI O S工艺的全芯片ESD保护电路设计》，2010 [ 2] 何林峰 《基于CMOS工艺的全芯片ESD设计》 [ 3] 陈志钧 《CMOS集成电路ESD保护技术的研究和设计》 [ 4] 姜玉稀，曹家麟 《深亚微米CMOS工艺下全芯片ESD设计与仿真的研究》 [ 5] 王怡飞，郭立 《CMOS片上ESD保护电路设计研究》 2