内容发布更新时间 : 2024/5/18 11:17:38星期一 下面是文章的全部内容请认真阅读。

INC DI LOOP NEXT1 EXIT: ……

31.仔细阅读下面程序段试回答： （1）该程序段完成的功能是什么？

（2）如果(AL)=36H,程序运行用后,(AL)=? MOV BL , AL ; 暂存AL到BL AND AL , 0F0H ; 屏蔽AL的低4位 MOV CL , 04H ;

SHR AL , CL ; 将AL的高4位右移到低4位 SAL AL , 1 ; (AL)×2

MOV CL , AL ; (AL) ×2暂存CL SAL AL , 1 ; (AL) ×4 SAL AL , 1 ; (AL) ×8 ADD AL , CL ; (AL) ×10

AND BL , 0FH ; 屏蔽AL的高4位 ADD AL , BL ; (AL) ×10+低4位 (1) （1）将AL中的十进制数转换为二进制数. (2) (AL) = 24H

32. 下面程序用DOS的 号功能从键盘接收字符.试问:

(1)程序运行结束结束后,如(BL)=0,表示从键盘接收的字符范围是 什么:如(BL)=1,表示从键盘接收的字符是什么? (2)程序在什么情况下结束?

LOP : MOV AH , 1

INT 21H CMP AL , ?*? JE EXIT CMP AL , ?0? JB ONE CMP AL , ?9? JBE ZERO CMP AL , ?A? JB ONE CMP AL , ?Z? JBE ZERO ONE: MOV BL , 1 JMP LOP ZERO MOV BL , 0

JMP LOP

EXIT: MOV AH , 4CH INT 21H

答:(1)(BL)=0,表示键盘接收的字符是?0?~?9?或?A?~?Z?,(BL)=1,表示键盘接收的字符是?0?~?9?或?A?~?Z?之外的字符 (2)程序在键盘输入?*?时结束.

33

第6章 习题六

1.在三级存储体系中，主存、外存和高速缓存各有什么作用？各有什么特点？ 答：主存储器用来存放需CPU运行的程序和数据。外存用来存放暂不运行但需联机存放的程序和数据。Cache用来存放当前运行的程序和数据。

主存存储容量较大，速度较快，但价格较贵。外存容量可以很大，速度慢，价格便宜。Cache存储容量较小，速度最快，价格最贵。 2.主存容量可以用哪些指标来描述？

答；主存容量可以用字节数或单元数×位数来描述。 3.什么的随机存取方式？哪些存储器采用随机存取方式？

答：所谓随机存取方式，是指能按地址直接访问存储器中的任一单元，访问时间与地址无关。

Cache与主存采用随机存取方式。

4. 什么的顺序存取方式？哪些存储器采用顺序存取方式？

答：所谓顺序存取方式，，信息是以文件或数据块的形式顺序存放，信息在载体上没有唯一对应的地址。存取时按顺序地找到所需文件、数据块的位置。存取时间的长短与信息在载体上的位置有关。磁带采用顺序存取方式。 5. 什么的直接存取方式？哪些存储器采用顺序存取方式？

答：所谓直接存取方式，当要存取所需信息时，第一步直接指向整个存储器中的某一个小区域；第二步在小区域内顺序检索或等待，直到找到目的地再进读写。其存取时间与信息所在的位置有关。磁盘采用直接存取方式。 6. 什么是静态存储器？它采用什么原理存储信息？

答：静态存储器是在计算机的运行过程中不需要刷新的半导体存储器，一旦通电，就长期保存信息。它是依靠触发器的两个稳定状态来存储信息的。 7. 什么是静态存储器？它采用什么原理存储信息？

答：动态存储器是在计算机的运行过程在需要不断刷新的半导体存储器，计算机运行期间需定期地向存放“1”的电容重新充电以补充沿泄露通路泄露掉的电荷。动态存储器是依靠电容是的电荷存储信息的。

8. 什么是刷新？刷新周期的安排有哪几种方式？

答：动态刷新是指定期地向存放“1”的电容重新充电以补充沿泄露通路泄露掉的电荷。刷新周期的安排有三种方式：集中刷新方式、分散刷新方式、异步刷新方式。 9. 某半导体存储器容量为16K×8位，可选用RAM芯片（2K×4位/片）。地址总线A15～A0（低），双向数据总线D7～D0（低），读写控制信号R/W，片选低电平有效。请设计并画出该存储器逻辑图，给出芯片地址分配和片选逻辑式，注明地址线、数据线、读/写控制线及片选信号的连接。 解：

（1）计算芯片数 扩展位数：用两片2K×4位的芯片相连接，可扩展容量至2K×8位；

扩展单元数：用8组这样的芯片（2K×8位）可将容量最终扩展为16K×8位； 由此计算出需要16片2K×4位的芯片。

16K×8位的容量，需用8片2K×4位/片的芯片。

34

2）地址分配

片选逻辑：

芯片容量 芯片地址 片选信号 片选逻辑 2K A10～A0 CS0 A13A12 A11 2K A10～A0 CS1 A13A12 A11 2K A10～A0 CS2 A13A12 A11 2K A10～A0 CS3 A13A12 A11 2K A10～A0 CS4 A13A12 A11 2K A10～A0 CS5 A13A12 A11 35

（

2K 2K 逻辑框图 A10～A0 A10～A0 CS6 CS7 A13A12 A11 A13A12 A11

10.某主存容量为7KB，其中ROM区4KB，选用EPROM芯片（4K×8位/片）；RAM区3KB，选用两种SRAM芯片（2K×4位/片，1K×4位/片）。地址总线A15～A0（低），双向数据总线D7～D0（低），读写控制信号R/W，片选低电平有效。请设计并画出该存储器逻辑图，给出芯片地址分配和片选逻辑式，注明地址线、数据线、读/写控制线及片选信号的连接。 解： （1）计算芯片数

选用1片4K×8位/片的EPROM；选用2片2K×4位/片的SRAM和2片1K×4位/

片的SRAM。

（2）地址分配与片选逻辑

36