半导体名词解释 下载本文

内容发布更新时间 : 2024/5/22 5:26:47星期一 下面是文章的全部内容请认真阅读。

-

8. 5. 1.

何谓 PIE? PIE 的主要工作是什幺 ?

答: Process Integration

合各部门的资源 ,

Engineer( 工艺整合工程师 ),

主要工作是整

对工艺持续进行改善 ,

确保产品的良率( yield )稳定良好。

2. 200mm , 300mm Wafer 代表何意义 ?

答: 8 吋硅片 (wafer) 直径为 200mm , 直径为 300mm硅片即 12 吋.

3.

目前中芯国际现有的三个工厂采用多少

mm的硅片 (wafer) 工艺?未来北京

工艺水平已达 0.13um 工艺。

的 Fab4(四厂 ) 采用多少 mm的 wafer 工艺?

答:当前 1~3 厂为 200mm(8英寸 ) 的 wafer,

未来北京厂工艺 4. 降低

200 →300 面积增加 2.25 倍 , 芯片数目约增加 2.5 倍

wafer 将使用 300mm(12英寸 ) 。

变大,单一 wafer

上的芯片数 (chip) 变多,单位成本

我们为何需要 300mm?

答: wafer size

所谓的 0.13 um 的工艺能力 (technology) 代表的是什幺意义?

答:是指工厂的工艺能力可以达到 0.13 um的栅极线宽。当栅极的线宽

做的越小时,整个器件就可以变的越小,工作速度也越快。

6. 从 0.35um->0.25um->0.18um->0.15um->0.13um 的 technology 改变又代表的是什幺意义?

答:栅极线的宽(该尺寸的大小代表半导体工艺水平的高低)

时,工艺的难度便相对提高。从 0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。

7. 一般的硅片 (wafer) 基材 (substrate) 可区分为 N,P 两种类型(type ),何谓 N, P-type wafer?

答: N-type wafer 是指掺杂 negative

As) 的硅片 , P-type B、In) 的硅片。

的 wafer 是指掺杂 positive

元素 (5 价电荷元素,例如: P、

元素 (3 价电荷元素 , 例如:

(module) ?

做的越小

工厂中硅片( wafer )的制造过程可分哪几个工艺过程

答:主要有四个部分: DIFF(扩散)、TF(薄膜 ) 、PHOTO(光刻)、ETCH

(刻蚀)。其中 DIFF 又包括 FURNACE(炉管 ) 、WET(湿刻 ) 、IMP(离子 学机械研磨 ) 。硅片的制造就是依据客户的要求,不断的在不同工艺过程

( module)间重复进行的生产过程,最后再利用电性的测试,确保产品良好。 9. 一般硅片的制造常以几 P 几 M 及光罩层数 (mask layer) 来代表硅片工艺的时 间长短,请问几

P 几 M及光罩层数 (mask layer)

代表什幺意义?

Poly( 多晶硅 ) 和几层的 metal( 金

PHOTO(光刻) .

和 zero layer? Si 表面。

其中 start

答:几 P几 M代表硅片的制造有几层的

入 ) 、 RTP(快速热处理 ) 。 TF 包括 PVD(物理气相淀积 ) 、 CVD(化学气相淀积 ) 、CMP(化

属导线 ). 一般 0.15um 的逻辑产品为 1P6M( 1 层的 Poly 和 6 层的 metal) 。而 光罩层数( mask layer )代表硅片的制造必需经过几次的 10. Wafer 下线的第一道步骤是形成 start oxide

oxide 的目的是为何?

答:①不希望有机成分的光刻胶直接碰触

②在 laser

刻号过程中 , 亦可避免被产生的粉尘污染。

--

-

11.

为何需要 zero layer?

答:芯片的工艺由许多不同层次堆栈而成的

, 各层次之间以

zero layer 当做对准的基准。

12. Laser mark

是什幺用途

? Wafer ID 答: Laser mark 是用来刻

又代表什幺意义 ?

wafer ID, Wafer ID

就如同硅片的身份证

一样 , 一个 ID 代表一片硅片的身份。

13.

一般硅片的制造 (wafer process)

过程包含哪些主要部分? 答:①前段( frontend )- 元器件 (device) 的制造过程。

②后段( backend)- 金属导线的连接及护层( passivation )

14.

前段( frontend )的工艺大致可区分为那些部份 ?

答:① STI 的形成 ( 定义 AA区域及器件间的隔离 )

②阱区离子注入( well implant )用以调整电性

③栅极 (poly gate) 的形成 ④源 / 漏极( source/drain )的形成

⑤硅化物 (salicide) 的形成

15.

STI是什幺的缩写 ? 为何需要 STI? 答: STI: Shallow Trench Isolation(

浅沟道隔离 ) ,STI 可以当做两

个组件( device )间的阻隔 ,

避免两个组件间的短路 .

16. AA是哪两个字的缩写 ? 简单说明 AA 的用途 ?

答: Active Area, 即有源区,是用来建立晶体管主体的位置所在,在其上形成

源、漏和栅极。两个 AA区之间便是以 STI 来做隔离的。 17. 在 STI 的刻蚀工艺过程中,要注意哪些工艺参数?

答:① STI etch (刻蚀)的角度;

② STI etch 的深度;

③ STI etch 后的 CD尺寸大小控制。

(CD control, CD=critical dimension) 18.

在 STI 的形成步骤中有一道 liner oxide (线形氧化层) , liner

oxide 的特性功能为何?

答: Liner oxide 为 1100C, 120 min 高温炉管形成的氧化层,其功能 为:

①修补进 STI etch 造成的基材损伤;

②将 STI etch

造成的 etch

尖角给于圆化 ( corner rounding)

19. 一般的阱区离子注入调整电性可分为那三道步骤 ? 功能为何?

答:阱区离子注入调整是利用离子注入的方法在硅片上形成所需要的组件电子

特性,一般包含下面几道步骤:

① Well Implant :形成 N,P 阱区;

② Channel Implant :防止源 / 漏极间的漏电; ③ Vt Implant :调整 Vt (阈值电压)。 20.

一般的离子注入层次 (Implant layer )工艺制造可分为那几道步骤

--

?

-

24.

源/ 漏极 (source/drain) 的形成步骤可分为那些 ?

答:① LDD的离子注入( Implant );

② Spacer 的形成;

③ N+/P+IMP 高 浓 度 源 / 漏 极 (S/D) 注 入 及 快 速 热 处 理 (RTA : Rapid 25.

LDD是什幺的缩写 ? 用途为何 ?

答: LDD: Lightly Doped Drain. LDD

防止组件产生热载子效应的一项工艺。 26. 何谓 Hot carrier effect (

答:在线寛小于

成组件损伤。 27.

何谓 Spacer? Spacer 蚀刻时要注意哪些地方? 答:在栅极 (Poly) 的两旁用

由 Ox/SiN/Ox 组成。蚀刻 spacer remain oxide( 残留氧化层的厚度 ) 28. Spacer的主要功能 ?

答:①使高浓度的源 / 漏极与栅极间产生一段 LDD区域 ; ②作为 Contact Etch 时栅极的保护层。 29.

为何在离子注入后 ,

需要热处理 ( Thermal Anneal)

的工艺 ?

答:①为恢复经离子注入后造成的芯片表面损伤 ; ②使注

入离子扩散至适当的深度 ; ③使注入离子移动到适当的晶格位置。 30. SAB是什幺的缩写 ? 目的为何?

答:SAB:Salicide block, 用于保护硅片表面 ,在 RPO(Resist

Protect

dielectric

(介电质)形成的侧壁,主要

剖面轮廓 ) ,及

时要注意其 CD大小, profile(

是使用较低浓度的源 / 漏极 ,

答:一般包含下面几道步骤: ①光刻 (Photo) 及图形的形成; ②离子注入调整; ③离子注入完后的 21.

Poly

ash (plasma( 等离子体 ) 清洗 ) (多晶硅)栅极形成的步骤大致可分为那些

?

④光刻胶去除( PR strip )

答:① Gate oxide( 栅极氧化层 ) 的沉积;

② Poly film 的沉积及 SiON(在光刻中作为抗反射层的物质 ) 的沉积); ③ Poly 图形的形成 (Photo) ; ④ Poly 及 SiON的 Etch ;

⑤ Etch 完后的 ash( plasma( 等离子体 ) 清洗 ) 及光刻胶去除( PR strip ); ⑥ Poly 的 Re-oxidation (二次氧化)。 22.

Poly(多晶硅)栅极的刻蚀 (etch) 要注意哪些地方?答:① Poly

)受损 .

gate oxide ,

可调节栅极

的 CD(尺寸大小控制;

②避免 Gate oxie 被蚀刻掉,造成基材( substrate 23.

何谓 Gate oxide (

栅极氧化层 )?

答:用来当器件的介电层,利用不同厚度的

电压对不同器件进行开关

热载流子效应 )?

0.5um 以下时 , 因为源 / 漏极间的高浓度所产生的高电

场 , 导致载流子在移动时被加速产生热载子效应 , 此热载子效应会对 gate oxide 造成破坏 , 造

--