内容发布更新时间 : 2024/6/13 22:34:35星期一 下面是文章的全部内容请认真阅读。
实验7 触发器工作原理与功能测试
一、实验目的
1．熟悉并掌握R—S、D、J—K触发器的构成，工作原理和功能测试方法． 2．学会正确使用触发器集成芯片．
二、实验仪器及材料 1．双踪示波器
2．器件 74LS00 二输人端四与非门 1片 74LS74 双 D触发器 1片 74LSllZR J—K触发器 1片 三、实验容
1．基本R—SFF功能测试：
两个TTL与非门首尾相接构成的基本R—SFF的
电路如图7．1所示．
（1）试按下面的顺序在Sd，Rd端加信号： Sd=0 Rd=1 Sd=1 Rd=1
Sd=1 Rd=0 图 7.1 基本 R—S FF电路 Sd=1 Rd=1
观来并记录FF的Q、Q端的状态，将结果填入下表7。1中，并说明在上述各种输入状态下FF执行的是什么功能？
表7．1
Sd 0 1 1 1
Rd 1 1 0 1 Q Q 逻辑功能 （2）Sd端接低电平．Rd端加脉冲。 （3）Sd端接高电子．Rd端加脉冲。 （4）连接Rd、Sd，并加脉冲
记录并观察（2）、（3）、（4）三种情况下，Q，Q端的状态．从中你能否总结出基本R
一SFF的Q或Q端的状态改变和输人端Sd，Rd的关系。
（5）当Sd、Rd都接低电平时，观察Q、Q端的状态。当Sd、Rd同时由低电平跳为高
电平时，注意观察Q、Q端的状态，重复 3～5次看 Q、Q端的状态是否相同，以正确理解“不定”状态的含义。 2．维持一阻塞型D触发器功能测试
双 D型正边沿维持一阻塞型触发器 74LS74的逻辑符号如 图7．2所示。
图中Sd、Rd端为异步置1端，置0端（或称异步置位，复位； 端）．CP为时钟脉冲端。 试按下面步骤做实验：
（1）分别在Sd、Rd端加低电平，观察并记录 Q、Q端的状态。 （2）令Sd、Rd端为高电平，D端分别接高，低电平，用点动脉冲
作为 CP，观察并记录当 CP为 O、↑、1、↓时 Q端状态的 变化。
（3）当Sd=Rd=1、CP＝0（或CP=1）．改变D端信号，观察Q 图 7.2 DFF逻辑符号 端的状态是否变化？
整理上述实验数据，将结果填入下表7．2中．
（4）令Sd=Rd=1，将 D和Q端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对
于CP的波形．
表7．2
Sd 0 Rd 1 CP X D X Q 0 1 0 1 0 1 0 1 nQn?1 1 0 X X 1 1 0 1
1 1 3．负边沿J—K触发器功能测试
双J—K负边沿触发器 74LS112芯片的逻辑符号如图 7．3所示。
自拟实验步骤，测试其功能，并将结果填入表7．3中． 若令J＝K＝1时，CP端加连续脉冲，用双踪示波器 观察Q～CP波形，和DFF的D和Q端相连时观察 到的Q端的波形相比较，有何异同点？
图 7．3 J—FF逻辑符号 表7．3 Sd 0 1 1 1 1 1
四、实验报告
Rd 1 0 1 1 1 1 CP X x J X X 0 1 X X K X X X X 0 1 Qn X X 0 0 1 1 1．整理实验数据并填表．
2．写出实验容3、4的实验步骤及表达式． 3．画出实验4的电路图及相应表格． 4．总结各类触发器特点。
实验8 集成计数器及寄存器的应用
一、实验目的
1.熟悉集成计数器逻辑功能和各控制端作用。 2.掌握计数器使用方法。
二、实验仪器及材料
1.双踪示波器
2.器件 74LS90 十进制计数器 2片 74LS00 二输入端四与非门 1片
三、实验容及步骤
1.集成计数器74LS90功能测试。74LS90是二一五一十进制异步计数器。逻辑简图为图8.1所示。
图8.1
74LS90具有下述功能：
·直接置0(R0(1).R0(2)?1)，直接置9（S9(1，·S，．：，＝1)
·二进制计数(CP、输入QA输出) ·五进制计数(CP2输入QDQCQB箱出)
·十进制计数（两种接法如图8.2A、B所示）
按芯片引脚图分别测试上述功能，并填入表 8.1、表8.2、表8.3中。
图8.2 十进制计数器
2. 计数器级连
分别用2片74LS90计数器级连成二一五混合进制、十进制计数器。
（1） 画出连线电路图。
（2） 按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲
验证设计是否正确。
（3） 画出四位十进制计数器连接图并总结多级计数级连规律。
表8.1 功能表
表8.2 二-五混合进制 表8.3 十进制
3. 任意进制计数器设计方法
采用脉冲反馈法（称复位法或置位法）。可用74LS90组成任意模(M)计数器。图8.3
是用74LS90实现模7计数器的两种方案，图(A)采用复位法。即计数计到M异步清0。图（B）采用置位法，即计数计到M一1异步置0。