内容发布更新时间 : 2024/11/6 0:45:07星期一 下面是文章的全部内容请认真阅读。
址格式。 答： 1716 158 74 30
驱动器号（2位） 圆柱面号（8位） 盘面号（4位） 扇区号（4位）
补充题： 1.请用2K×8bit的SRAM设计一个8K×32bit的存储器，并画出存储器与CPU的连接原理图。 要求：⑴存储器可以分别被控制访问8，16，32位数据，控制信号B1B0由CPU提供： 当B1B0＝00时访问32位数据； 当B1B0＝01时访问16位数据； 当B1B0＝10时访问8位数据。 ⑵存储芯片地址按交叉方式编址。 ⑶满足整数边界地址的安排。 解：⑴共需芯片4×4＝16片。其中字扩展为4组，位扩展为4片。 共需15根地址线，其中：用A1A0控制位扩展的各片，片内地址A12～A2，高位A14A13作为字扩展各组片选信号。 2K×8(1)2K×8(2)2K×8(3)2K×8(4)CS3CS2CS1CS0D32~D24D23~D16D15~D8D7~D0A12~A2 ⑵设每组中数据位数从高到低依次为第一片→第四片。 选中第一片时，C＝1，选中第二片时，D＝1， 选中第三片时，E＝1，选中第四片时，F＝1， 有下列逻辑关系： B1B0A1A0 CDEF 说明 0000 1111
访问32位数据 0001 0000 不访问 0010 0000 不访问 0011 0000 不访问 0100 0011
访问低16位数据 0101 0000 不访问
0110 1100
访问高16位数据 0111 0000 不访问 1000 0001
访问低8位数据D7～D0 1001 0010
访问次低8位数据D15～D8 1010 0100
访问次高8位数据D23～D16 1011 1000
访问高8位数据D31～D24 即：
C＝AABBAABBAABB＋＋D＝AABBAABBAABB＋＋ E＝AABBAABBAABB＋＋F＝AABBAABBAABB＋＋ A14A13通过2－4译码器产生4个片选信号30YY～， 各芯片的片选信号： CYCS03＋＝；DYCS02＋＝；EYCS01＋＝；FYCS00＋＝ CYCS17＋＝；DYCS16＋＝；EYCS15＋＝；FYCS14＋＝ CYCS211＋＝；DYCS210＋＝；EYCS29＋＝；FYCS28＋＝ CYCS315＋＝；DYCS314＋＝；EYCS313＋＝；FYCS312＋＝ 2.某机主存容量为128MB，Cache容量为32KB，主存与Cache均按64B的大小分块。 ⑴分别写出主存与Cache采用直接映像和全相联映像时主存与Cache地址的结构格式并标出各个字段的位数。 ⑵若Cache采用组相联映像，每组块数为4块。写出主存与Cache地址的结构格式并标出各个字段的位数。并回答一个主存块可以映像到多少个Cache块中？一个Cache块可与多少个主存块有对应关系？ 答：主存容量为128MB，Cache容量为32KB＝215B，块的大小为64B＝26B，每组中的块数为4＝22块， Cache可分为32KB/64B＝512＝29块，共可分为512/4＝128＝27组；主存按照Cache的容量可分为128MB/32KB＝4096＝212个区，每个区中共32KB/64B＝512＝29块； ⑴主存与Cache采用直接映像时主存与Cache地址的结构格式及各个字段的位数 主存地址的结构：27位 12位 9位 6位 区号 块号
块内偏移地址
Cache地址的结构：15位 9位 6位 块号
块内偏移地址
一个主存块可以映像到一个Cache块中，一个Cache块可与212个主存块有对应关系。 主存与Cache采用全相联映像时主存与Cache地址的结构格式及各个字段的位数 21位 6位 块号
块内偏移地址 Cache地址的结构 9位 6位 块号
块内偏移地址
一个主存块可以映像到29个Cache块中，一个Cache块可与221个主存块有对应关系。 ⑵主存与Cache采用组相联映像时主存与Cache地址的结构格式及各个字段的位数 主存地址的结构 12位 7位 2位 6位 区号 组号 组内块号 块内偏移地址 Cache地址的结构 7位 2位 6位 组号 组内块号 块内偏移地址 因为每组块数为4块，所以一个主存块可以映像到4个Cache块中； 一个Cache块可与212×4＝214个主存块有对应关系。 4.16选择题 （1）需要定期刷新的存储芯片是___B___。 A.EPROMB.DRAMC.SRAMD.EEPROM （2）__A____存储芯片是易失性的。 A.SRAMB.UV-EPROMC.NV-RAMD.EEPROM （3）有RAS和CAS引脚的存储芯片是___B___。
A.EPROMB.DRAMC.SRAMD.三者都是 （4）下面叙述不正确的是___C___。
A．半导体随机存储器可随时存取信息，掉电后信息丢失。 B.在访问随机存储器时，访问时间与单元的物理位置无关。 C.内存储器中存储的信息均是不可改变的。 D.随机存储器和只读存储器可以统一编址。 （5）动态RAM与静态RAM相比，其优点是___C___。
A.动态RAM的存储速度快。 B.动态RAM不易丢失数据。
C.在工艺上，比静态RAM的存储密度高。
D.控制比静态RAM简单。
（6）某512×8位RAM芯片采用一位读/写线控制读写，该芯片的引脚至少有___C___。 A.17条B.19条C.21条D.522条
（7）在调频制记录方式中，写“0”和写“1”是利用______。
A.电平的高低变化B.电流的幅值变化 C.电流的相位变化D.电流的频率变化
（8）由于磁盘上内圈磁道比外圈磁道短，因此__B____。
A.内圈磁道存储的信息比外圈磁道少
B.无论哪条磁道存储的信息量均相同，但各磁道的存储密度不同 C.内圈磁道的扇区少使得它存储的信息比外圈磁道少 D.各磁道扇区数相同，但内圈磁道上每扇区存储的信息少
6（9）某存储器按字节编址，要求数据传输率达到8×10字节／秒，则应选用存储周期为_D___的存储芯片。 A.800nsB.250ns C.200ns D.120ns （10）在下述存储器中，允许随机访问的存储器是___A___。 A.半导体存储器B.磁带C.磁盘D.光盘 （11）在下列几种存储器中，不能脱机保存信息的是___C___。 A.磁盘 B.磁带 C.RAMD.光盘 4.17是非题 （1）数据引脚和地址引脚越多芯片的容量越大。√ （2）存储芯片的价格取决于芯片的容量和速度。√ （3）SRAM每个单元的规模大于DRAM的。√ （4）要访问DRAM，应首先给出RAS地址，之后再给出CAS地址。√ （5）当CPU要访问数据时，它先访问虚存，之后再访问主存。× （6）EDO和FPM都是页模式的DRAM。√ （7）主存与磁盘均用于存放程序和数据，一般情况下，CPU从主存取得指令和数据，如果在主存中访问不到，CPU才到磁盘中取得指令和数据。√ （8）半导体存储器是一种易失性存储器，电源掉电后所存信息均将丢失。× （9）Cache存储器保存RAM存储器的信息副本，所以占部分RAM地址空间。× 4.18填空题 （1）Cache使用的是①存储芯片。 答：①SRAM （2）主存由①（DRAM、硬盘）构成，虚存由②（DRAM、硬盘）构成。 答：①DRAM②硬盘 （3）①（EDO、FPM）DRAM中，当CAS变高后，数据就在数据总线上消失了。 答：①FPM
（4）衡量非格式化硬盘的一个磁表面存储容量的两个指标是①和②。
答：①道密度②位密度
（5）Cache存储器的主要作用是解决①。
答：①CPU与主存间速度匹配问题
（6）存储器的取数时间是衡量主存①的重要指标，它是从②到③的时间。
答：①速度②把要访问的存储单元的地址，加载到存储器芯片的地址引脚上 ③到读取的数据或指令在存储器芯片的数据引脚上可以使用为止 （7）磁盘的技术指标可用平均存取时间衡量，它包括①_和②两个部分。