改进版-Soc Encounter数字版图V1.4

内容发布更新时间 : 2024/12/22 22:56:15星期一 下面是文章的全部内容请认真阅读。

一步布局布线时处理,而Pad没有逻辑功能、仅提供输入输出负载。相关运行脚本如下: set_dont_touch [get_cells pad_*] set_dont_touch_network clk

(2)当然,如果是一个数字IP CORE,就不需要在网单里加PAD。 (2)时序约束.sdc文件(timing constraint files),由DC产生(write_sdc ***.sdc),提供设计的时序约束信息。

(3)def文件,此文件对版图中用到的电源PAD和IO PAD进行声明。

design tag_with_pads ;

units distance microns 1000 ; components 8 ; - DVDD_PAD PVDDR ; - DVSS_PAD PVSSR ; - VDD_PAD PVDDC ; - VSS_PAD PVSSC ;

- CORNER_PAD1 PCORNER ; - CORNER_PAD2 PCORNER ; - CORNER_PAD3 PCORNER ; - CORNER_PAD4 PCORNER ; end components end design

补充说明:

def文件有PAD才需要。

(4)IO 位置说明文件(IO file)。

例:

Version: 2 Pad: CORNER_PAD1 NE PCORNER Orient: R180 Offset: 280 Pad: VSS_PAD N PVSSC Orient: R180 Offset: 380 Pad: DVSS_PAD N PVSSR Orient: R180 Offset: 480

Pad: DVDD_PAD N PVDDR Orient: R180 Offset: 580

Pad: VDD_PAD N PVDDC

Pad: CORNER_PAD2 NW PCORNER Orient: R270

6

Offset: 350 Pad: pad_err W Orient: R270 Offset: 500

Pad: pad_ss_out W

Pad: CORNER_PAD3 SW PCORNER Orient: R0 Offset: 340 Pad: pad_rst S Orient: R0 Offset: 490

Pad: pad_pie_data_in S

Pad: CORNER_PAD4 SE PCORNER Orient: R90 Offset: 410 Pad: pad_clk

补充说明:

(1) 如果没有IO文件,版图会自动摆放pan或pin;可以先不加此文件,从版图中导出一个,再修改。

(2) 如果没有PAD,就是定义PIN的位置。把“pad”改成“pin”即可。Pin位置安

排例如:Offset: 7

Pin: reset N 2 0.6000 0.6000 (3) IO文件Offset指的是偏离左下角的平移(水平或者垂直)距离

(4) IO文件Orient指的是PAD的方向。这个很重要,万一写错了那PAD的位置也就放

反了,这样是会出错的。所以放完PAD之后可注意看一下PAD的方向,万一不对旋转一下方向即可。方法是鼠标左键双击pad,出来如下菜单,选择其中的Orientation,可以转动方向,R180指转动180度,必须转

(5) 动至是PAD的pin朝core的方向(因为方便和core内部的单元连线)。

7

2 运行软件

如果已经准备好上述所有库文件和设计文件,那么就可以着手进行版图工作了。

键入“encounter”命令,运行Encounter,注意不要加“&”, 5.2版本不支持后台运行。

8

3 Design_import(异)

目的:读入设计所需的库文件和设计文件。 菜单操作:Design – design import

在basic 模式:

导入上述准备好的设计网单(Verilog Nelist).v文件,时序库文件(Timing Libraries).lib文件,LEF文件,设计的时序约束文件(Timing Constraint)sdc文件。

在Advance模式

(1) IPO/CTS 目的: encounter在放置单元的时候会实时地进行优化(IPO:in-place optimization),需要制定优化所需的buf、inv以及延迟单元,只需要提供cell的Footprint即可。 Footprint名可在.lib文件里查阅和选择。Hejian18的工艺相关的footprint是buf,inv以及dly,这里选择了dly2。CTS是指时钟树时用的buf,可以在时钟树这一步再加。 .IPO

9

Buffer Name/Footprint: buf Delay Name/Footprint: dly2 Inverter Name/Footprint: inv

SMIC: 与hejian工艺的管脚相同,步骤相同

Charter0.35um:

(2)Power,

目的:这里填入版图里电源和地的线名,自己取就行。

10

联系客服:779662525#qq.com(#替换为@) 苏ICP备20003344号-4 ceshi