内容发布更新时间 : 2024/11/9 3:03:39星期一 下面是文章的全部内容请认真阅读。
32B0H 5600H
32DBH 2800H
3500H 2600H
452BH 2500H （1）、若采用基址寻址方式，则取出的操作数是什么？ （2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？ （3）、若采用立即寻址方式，取出的操作数是什么？ （4）、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？ （5）、若相对寻址用于转移指令，则转移地址是多少？（本题10分）
3、现有SRAM芯片容量为2K×4位，试用此芯片组成8K×8位的存储器，（1）、共需要多少这样的芯片？（2）、要访问此存储器至少需要多少条地址线？其中片内寻址需几条？（本题6分）
4、某双面磁盘，每面有220道，已知磁盘转速r = 3000转/分。数据传输率为175000B/s。求磁盘总容量。（本题6分）
5、设浮点数x=2＿011×0.101100，y=2＿010× (－0.011010) （1）、计算x+y；（阶码与尾数均用补码运算）。 （2）、计算x×y；（阶码用补码运算，尾数用原码一位乘）。（本题15分） 自测试卷A参考答案
一、填空题（每空1分，共15分）
1、分开计算，相乘两数符号位的异或值。 2、移，补 3、水平，垂直 4、匹配CPU和主存之间的速度
5、超大规模集成电路，精简指令系统计算机，直接存储器存取（访问），动态随机读写存储器。 6、地址总线，数据总线，读写控制线 7、存储器 二、单项选择题（每题2分，共40分）
1、b 2、c 3、c 4、a 5、d 6、b 7、b 8、c 9、d 10、c 11、b 12、b 13、d 14、c 15、a 16、d 17、d 18、c 19、a 20、d 三、简答题（每题5分，共10分）
1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。
2、DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。 四、综合题（共35分） 1、（本题7分） （1）、操作控制字段18位，判别测试字段3位，控存容量是128×28； （2）、共16条指令，需112条微指令，控存合适，能满足需要。 2、（本题共12分） （1）、X和Y的表示为：
X 阶码：1111 尾数： 01011 Y 阶码：0010 尾数：10101
（2）、①、对阶：Ex―Ey=11.101 保留Ey，X尾数右移3位。②、尾数加：得：11.0110011 ③、规格化：已经是 ④、舍入：尾数：11.0110 ⑤、判溢出：无溢出，故结果为：阶码0010 尾数10110 值：―0.1010×22 3、（本题共16分）（1）共需32个芯片，刷新信号周期约为15.6μs，刷新行地址7位；（2）主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。 （3）连接情况大致如图：
自测试卷B参考答案
一、单项选择题：（每题1分，共20分）
1、D 2、A 3、D 4、B 5、A 6、D 7、B 8、D 9、D 10、D 11、C 12、B 13、A 14、A 15、B 16、D 17、C 18、C 19、B 20、D 二、填空题：（每空1分，共20分）
1、10101 2、输入码，机内码，字形码 3、自动控制，人工智能 4、系统软件，应用软件 5、精简指令系统计算机，复杂指令系统计算机 6、集中式刷新，分布式刷新 7、（1—2—9）×231、 2—41、 8、先进先出算法（FIFO），近期最少使用算法（LRU）， 9、操作码，地址码 10、集中式， 分布式 三、简答题：（每题5分，共15分） 1、CPU有以下寄存器：①指令寄存器（IR）：用来保存当前正在执行的一条指令。②程序计数器（PC）：用来确定下一条指令的地址。③地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。④缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。<2>补偿CPU和内存、外围设备之间在操作速度上的差别。<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。⑤通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。⑥状态条件寄存器（PSW）：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。
2、RISC是精简指令系统计算机，它有以下特点：①选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。②指令长度固定，指令格式种类少，寻址方式种类少。③只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。④大部分指令在一个机器周期内完成。⑤CPU中通用寄存器数量相当多。⑥以硬布线控制为主，不用或少用微指令码控制。⑦一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。
3、分为高速Cache——主存——辅存三级层次结构，容量从小到大，速度从高到低。 存储介质：Cache SRAM 主存 DRAM
辅存 磁表面存储器 四、综合题：（共45分） 1、（本题8分）
原码：11111011 反码： 10000100 补码： 10000101 移码：00000101 2、（本题10分） （1）、3500H （2）、2800H （3）、002BH （4）、2600H （5）、452BH 3、（本题6分）（1）、8 片 （2）、13条， 11条， 4、（本题6分）解： 因为 Dr = r×N r = 3000转/分 = 50转/秒 所以 N = Dr/r = （175000B/s） / （50/s）= 3500B
磁盘总容量 = 3500B×220×2 = 1540000B=1.54MB 5、（本题15分）
(1) 阶码： 11010 尾数 ：11000000 （均为补码） (2) 阶码： 11010 （补码） 尾数： 11100100 （原码）（计算过程略） 杭州电子科技大学
2005年攻读硕士学位研究生入学考试《计算机组成原理》试卷 一、选择题：（32分，每题2分） 1、完整的计算机系统应包括 。
A、运算器、存储器、控制器 B、外设和主机
C、主机和实用程序 D、配套的硬件设备和软件系统 2、CPU是指 。
A、运算器、存储器、控制器 B、控制器
C、运算器和控制器 D、运算器、控制器和主存 3、Pentium是 位微处理器。
A、16 B、32 C、48 D、64 4、用5位的补码机器数来表示十进制数–3，正确的表示形式是 。 A、10011 B、11101 C、11100 D、01101 5、计算机系统中，使用总线来传送信息，完整的一组总线通常包括 。 A、数据总线、地址总线、控制总线 B、数据总线、地址总线 C、接口总线、系统总线 D、底板总线、CPU总线 6、在浮点数编码表示中，机器数由 构成， 是隐含规定的。
A、阶码 B、符号 C、尾数 D、基数 E、阶码和尾数 7、算术/逻辑运算单元74181ALU可完成 。
A、16种算术运算功能 B、16种逻辑运算功能
C、16种算术运算功能和16种逻辑运算功能 D、4位乘法运算和除法运算功能 8、在定点二进制运算器中，减法运算一般通过 来实现。
A、原码运算的二进制减法器 B、补码运算的二进制减法器 C、原码运算的十进制加法器 D、补码运算的二进制加法器 9、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是 。
A、阶符与数符相同为规格化数
B、阶符与数符相异为规格化数
C、数符与尾数小数点后第一位数字相异为规格化数 D、数符与尾数小数点后第一位数字相同为规格化数
10、交叉存储器实质上是一种 存储器，它能 执行 独立的读写操作。 A、模块式，并行，多个 B、模块式，串行，多个 C、整体式，并行，一个 D、整体式，串行，多个 11、主存储器和CPU之间增加cache的目的是 。 A、解决CPU和主存之间的速度匹配问题 B、扩大主存储器容量
C、扩大CPU中通用寄存器的数量
D、既扩大主存储器容量，又扩大CPU中通用寄存器的数量 12、微程序控制器中，机器指令与微指令的关系是 。
A、每一条机器指令由一条微指令来执行
B、每一条机器指令由一段微指令编写的微程序来解释执行 C、每一条机器指令组成的程序可由一条微指令来执行
D、一条微指令由若干条机器指令组成
13、假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的字符码是 。 A、11000011 B、11000001 C、01000010 D、11001011 14、存储周期是指 。
A、主存中读取一个单元的时间 B、主存中写入一个单元的时间
C、连续两次访问主存单元的最短时间间隔 D、主存中访问一个存储单元的平均时间 15、虚拟存储器可以实现 。 A、提高主存储器的存取速度
B、扩大主存储器的可用存储空间，并能进行自动管理和调度 C、提高外存储器的存取速度 D、扩大外存储器的存储空间
16、常用的虚拟存储系统由 两级存储器组成。
A、主存–辅存 B、Cache–主存 C、Cache–辅存 D、通用寄存器–主存 二、计算题：（16分，每题8分）
1、已知X=0.1011，Y= ―0.0101，使用变形补码（双符号补码）求[X+Y]补和[X―Y]补，并指出运算结果有否溢出。
2、选用32K×8位的SRAM芯片构成128K×16位的主存储器，问： （1）CPU的数据寄存器需要多少位？ （2）CPU的地址寄存器需要多少位？ （3）共需要多少片SRAM芯片？ 三、问答题：（36分，每题6分）
1、按冯?诺依曼计算机体系结构的基本思想设计的计算机硬件系统包括什么？ 2、简述SRAM和DRAM的区别？
3、控制器按其结构可以分为哪两类？对比它们的特点。 4、控制器由哪几个部件构成？它们各自有什么功能？
5、Cache有哪几种地址映射方法？简述各自的映射原理和特点？ 6、写出指令系统的常见的、基本的寻址方式。 四、综合题：（66分）
1、某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：
①、若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需要多少个芯片？若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（8分）
②、若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片构成24K×8位的RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。
（1）试画出地址译码方案；写出RAM的地址范围。（8分）
（2）并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、