内容发布更新时间 : 2024/11/15 13:57:08星期一 下面是文章的全部内容请认真阅读。
《数字逻辑》第2章作业与习题
一、作业
1）填空题
1．传统的逻辑函数的表示方法有 、 、 和 。
2．逻辑变量和函数只有 两种取值，而且它们只是表示两种不同的逻辑状态。
3．逻辑函数F?AB?CD，其反函数F = ，其对偶式F*= 。
4．函数F?AB?AC?CD?ADE的最简与或式是 。 2）单选题
1．函数F?AB?AC?BC?CD?D的最简与或式为（ ）。
① 1
② 0
③ AB
④ 以上均不是
2．逻辑函数F?A?BC(A?B)，当ABC的取值为（ ）时，F =1。
① 000 ② 011
③ 101
④ 111
3．函数A?B与A?B（ ）。
① 互为反函数
3）问答与计算题
1．将逻辑函数F?ABC?ABD写成标准与或表达式。 2．推导出函数F?AB?BC?AC的最简与或式。
3．列出下述问题的真值表，利用最小项推导法写出其逻辑函数表达式，并利用公式简化法进行简化。然后写出完整的Verilog HDL程序。
有3个温度检测器，当检测的温度超过60°时，温度检测器输出信号为1；低于60°时，输出为0。当两个或两个以上的温度检测器的输出为1时，总控制器的输出为1，以控制调控设备，使温度降低到60°以下。
1
② 互为对偶式 ③ 相等 ④ 答案都不正确。
4．用公式法证明下列等式：
BCD?BCD?ACD?ABCD?ABCD?BCD?BCD?B?C
5．用if语句设计一个二选一的总线选择器，当选择信号sel为“1”时，输出qout[3:0]等于输入data[3:0]；当sel为“0”时，输出qout[3:0]等于0。下面程序是否正确？若不正确，一一指明出错的语句，并给出完整的正确程序。尝试用Quartus Ⅱ软件输入源程序并进行编译，确保编译通过。
module mux_2(qout,data,sel); output[3:0] qout; input[3:0] data; input sel; always@ (sel or data) begin if(sel) qout<=data; end endmodule; 6．若要设计一个带异步清零和异步预置的8位二进制加法计数器，触发信号均为上升沿触发，下面程序是否正确？若不正确，一一指明出错的语句，并给出完整的正确程序。尝试用Quartus Ⅱ软件输入源程序并进行编译，确保编译通过。
module counter(qout, cout,data,load,reset,clk); output qout; output cout; input[7:0] data; input reg[7:0] load,reset,clk; qout; always @ (posedge clk) if (qout==8’b11111111) begin qout=0; cout=1; end else begin qout=qout+1; cout=0; end always @ (negedge reset) qout=0; always @ (negedge load) qout=data; endmodule
2
二、习题
1）填空题
1．逻辑函数表达式的标准形式有 和 。 2．逻辑函数化简的常用方法有 和 。 3．函数F?[(A?B?C)D?E]B的反函数= 。
4．若逻辑函数F?A?B?C?D?E，则其反函数= 。 5．函数F=AB+BC+AC的反函数的与或表达式为 。 6．若逻辑函数F=A+BC，则其或与形式是 。 2）单选题
1．函数F(A，B，C，D)=∑m(1，3，5，7，8，9，10，11，14，15)的最简与非实现是（ ）。
①F?AD?AB?AC ③F?AD?AB?AC
② F?AD?AB?AC ④ F?AD?AB?AC
2．函数F(A，B，C，D)=∑m(0，1，2，3，6，8，13，15)+∑d(10)的简化与或表达式是（ ）。
①F?AB?BD?ABD?ACD ②F?AB?ABD?ABD?ACD ③F?AB?ABD?ABD?ACD ④F?AB?ABD?BCD?ACD?BCD 3．逻辑函数F?A(B?C)?DE的反函数为（ ）。
① (A?BC)D?E
② (A?BC)D?E ④ (A?BC)DE
③ (A?BC)D?E
4．能使逻辑函数F?(A?B?C)(A?B?C)(A?B?C)为零的变量（顺序为ABC）组合是（ ）。
① 011，110，101 ③ 110，101，011
② 010，001，100 ④ 110，101，111
5．下列函数中（ ）式是函数Z?AB?AC的最小项表达式。
3
① Z?ABC?ABC?ABC ③ Z?AB?BC?AC
② Z?ABC?ABC?ABC ④ Z?ABC?ABC?ABC
6．函数F?A?B?B?C?C?A是最简（ ）表达式。
① 或与
② 与或非
③ 与非与非
④ 或非或非
7．在下列表达式中，可以全部用或非逻辑实现的是（ ）。
① F?AB?AB
② F?AB?AB
④ Z?ABC?ABC?ABC
③ F?A?B?C?A?B?C
8．能使逻辑函数F =A ? B ? C ? D均为1的输入变量组合是（ ）。
① 1101，0001，0100，1000 ③ 1110，0110，0111，1111
② 1100，1110，1010，1011 ④ 1111，1001，1010，0000
9．n个变量可以构成（ ）个最小项。
① n
② 2×n ③ 2n
④ 2n-1
10．逻辑函数F =A ?B与G =A ⊙B满足（ ）关系。
① 互非
② 对偶
③ 相等
④ 无任何关系
11．标准与或式是由（ ）构成的逻辑表达式。
① 最大项之积
② 最小项之积 ③ 最大项之和
④ 最小项之和
12．标准或与式是由（ ）构成的逻辑表达式。
① 最大项之积
3）问答与计算题
1． 逻辑代数中3种最基本的逻辑运算是什么？ 2． 什么叫真值表，它有什么用处？ 3． 什么叫最小项，它有什么性质？ 4． 什么叫最大项，它有什么性质？
5． 什么叫最简与或表达式？化简逻辑函数表达式的意义是什么？ 6． 若XF?XG?1，则
② 最小项之积 ③ 最大项之和 ④ 最小项之和
F 和G各为多少？给出推导过程。
7． 列出下述问题的真值表，写出其逻辑函数表达式并利用公式简化法进行
简化。然后写出完整的Verilog HDL程序。
4
④ （1）有3个输入信号A、B、C，如果这3个输入信号均为0或其中一个为1时，输出信号Y=1，其余情况下Y=0。
（2）有3个输入信号A、B、C，当这3个输入信号出现奇数个1时，输出Y=1，其余情况下Y=0。
8． 用真值表证明下列表达式
（1）AB?AC?BC?(A?C)(A?B) （2）A?B?A?C?B?C?AB?AC?BC
（3）AB?BC?AC?ABC?ABC
9． 直接写出下列各函数的反函数表达式及对偶表达式 （1）F?[(AB?C)D?E]B （2）F?C?A?B?AB?C
（3）F?AB?CD?BC?D?CE?B?E
10． 用公式法证明下列各等式
（1）AB?AC?(B?C)D?AB?AC?D （2）A?C?A?B?A?C?D?BC?A?BC
11． 用公式法化简下列各式
（1）F?ACD?BC?BD?AB?AC?BC
（2）F?ABC?ACD?AC
（3）F?(A?B)(A?B?C)(A?C)(B?C?D) 12． 一个完整的Verilog HDL设计模块包括哪几个部分？ 13． Verilog HDL模块的各端口数据流动方向包括哪几种？ 14． Verilog HDL的信号的数据类型主要有哪些？ 15． 什么叫做顺序语句？什么叫做并行语句？
16． 判断下列Verilog HDL标识符是否合法，如有错误则指出原因。 （1）A_B_C, _A_B_C, 1_2_3, _1_2_3
（2）74ZHC245, \\74HC575\\, \\74HC245，$write
5