内容发布更新时间 : 2024/11/2 21:33:10星期一 下面是文章的全部内容请认真阅读。
河南大学本科毕业生学士学位论文
表5.1 CAT24WC32的可靠性参数
符号 NEND TDR VZAP ILTH 上拉电流 100 mA 参数 耐久性 数据保存 ESD 0 100 2000 1,000,00最小 大 最单位 周期MIL-STD-883 测试方法/字节 1033 年 V MIL-STD-883 测试方法1008 MIL-STD-883 测试方法3015 JEDEC 标准17 参考测试模式
5.5.2 CAT24WC32引脚功能介绍
CAT24WC32是双列直插8引脚芯片，其引脚图如图5-7所示。
图5-7 存储器CAT24WC32的引脚图
CAT24WC32芯片的各引脚功能描述如下：
- 20 -
河南大学本科毕业生学士学位论文
SCL： 串行时钟
CAT24WC32 串行时钟输入管脚用于产生器件所有数据发送或接收的时钟，这是一个输入管脚。
SDA： 串行数据/地址
双向串行数据/地址管脚用于器件所有数据的发送或接收，SDA 是一个开漏输出管脚，可与其它开漏输出或集电极开路输出进行线或（wire-OR）。
A0、 A1、 A2： 器件地址输入端
这些管脚为硬连线或者不连接（在硬件上与CAT24WC16 兼容）。对于单总线系统，最多可寻址8个CAT24WC32 器件（参阅器件寻址）。当这些引脚没有连接时其默认值为0。
WP： 写保护
当WP 脚连接到Vcc，所有内存变成写保护（只能读）。当WP 引脚连接到Vss 或悬空，允许器件进行读/写操作。
Vcc:接 +1.8V～6.0V 工作电压 Vss:接地。
5.5.3 I2C总线协议介绍
I2C总线协议定义如下
（1） 只有在总线空闲时才允许启动数据传送。
（2） 在数据传送过程中，当时钟线为高电平时数据线必须保持稳定状态，不允许有跳变。时钟线为高电平时，数据线的任何电平变化将被看作总线的起始或停止信号。
起始信号
时钟线保持高电平期间，数据线电平从高到低的跳变作为I2C 总线的起始信号。 停止信号
时钟线保持高电平期间，数据线电平从低到高的跳变作为I2C 总线的停止信号。
I2C总线协议的总线时序图如图5-8所示。
- 21 -
河南大学本科毕业生学士学位论文
图5-8 I2C总线协议的总线时序图
I2C总线协议的写时序图如图5-9所示。
图5-9 I2C总线协议的写时序图
I2C总线协议的起始/停止时序图如图5-10所示。
图5-10 I2C总线协议的起始/停止时序图
- 22 -
河南大学本科毕业生学士学位论文
5.5.4 CAT24WC32和AT89C51的硬件连接设计
CAT24WC32和AT89C51的硬件连接电路图如图5-11所示。
图5-11 CAT24WC32和AT89C51的硬件连接电路图
CAT25WC32由于利用了I2C总线技术，只需要SCL和SDA两条线即可完成与AT89C51单片机的连接及数据交换。但AT89C51内核并不支持I2C总线结构，需要用软件编程辅助，利用普通的I/O接口模拟I2C总线控制。
5.6 显示电路的设计
与七段数码显示器LED（Light Emitting Diode）相比，液晶显示器LCD（Liquid Crystal Display）是一种功耗极低的显示器。LCD是一种平板薄膜显示器件，出了功耗低以外，它还具有美观、显示工作电压低、抗干扰能力强、与CMOS电路电性能匹配好等优点。因此它的应用非常广泛，从电子表到计算器、从袖珍式仪表到便携式微型计算机以及一些文字处理机都用到了LCD。目前，LCD有段式和点阵式两种，在只涉及数据显示及简单字母提示时，智能仪器通常采用段式LCD。EDM1190A是一种实用美观的四位串行段式液晶显示模块。与现有的一些并行段式液晶显示模块相比，EDM1190A具有管脚少（现在一般的四位并行段式LCD模块一般都多达40个引脚，而EDM1190A只有四个引脚），与单片机系统连接简单、编程方便等优点。
- 23 -