内容发布更新时间 : 2024/11/14 14:25:33星期一 下面是文章的全部内容请认真阅读。
在标注尺寸时,为了选取两个点,应该将Find中有关项关闭,否则测量的 会是选取的线段
注:不能形成封闭尺寸标注
6.加光标定位孔:Place→By Symbol→Package,如果两面都有贴装器件,则应在正反两面都加光标定位孔,在在库中名字为ID-BOARD.如果是反面则要镜像. Edit→Mirror
定位光标中心距板边要大于 8mm.
7. 添加安装孔:Place→By Symbol→Package,工艺要求安装孔为3mm.在库中名字为HOLE125
8.设置安装孔属性:Tools→PADSTACK→Modify
若安装孔为椭圆形状,因为在印制板设计时只有焊盘可以设成椭圆,而钻孔只可能设成圆形,需要另外加标注将其扩成椭圆,应在尺寸标注时标出其长与宽. 应设成外径和Drill同大,且Drill 不金属化 9. 固定安装孔:Edit→Property→选择目标→选择属性Fixed→Apply→OK Ⅱ 设置层数
Setup→Cross-Section... Ⅲ 设置显示颜色 Display→Colour/Visibility
可以把当前的显示存成文件:View→Image Save,以后可以通过View→Image Restore调入,生成的文件以view为后缀,且此文件应该和PCB文件存在同一目录下。 Ⅳ 设置绘图参数
Setup→Drawing Options
Display中的Thermal Pads和Filled Pads and Cline Endcaps应该打开 Ⅴ 设置布线规则
Setup→Constraints... Set Standard Values...设置Line Width ,Default Via Spacing Rules Set→Set Values...设置Pin to Pin ,Line to Pin,Line to Line等值
五. 调入元件
1 给元件赋属性:Edit→Properties→进入Find设置→Find By Name选择Comp(or Pin)→More→选择All→Apply→选择Placement-tag自动放置属性→Apply→OK
2 画元件放置区:Setup→Areas→Package Keepin→画一方框作为元件放入区→右键,Done→Place→Autoplace→Top Grids→50,OK→50,OK→点击所画方框
3 自动放置器件：Place→Autoplace→Design
4 移动元件的设置：在移动状态下，可以设置Options类中的Point Sym Origin,:以器件原点 Body Center:以器件中心 User Pick:以选取点 Sym Pin#:以元件某一管脚。 六. 元件布局
布局时,应根据原理图,将同一模块的器件放到一起,而后再根据连接长度最短的原则将同一模块内的器件摆至最短且最美观为止.再根据鼠线和
整块板子的信号流动方向进行布局.
在Allegro中布局之时，BGA须以25倍（针对Pin间距为50mil而言）的栅格布局。
注意: 1.BGA周围5mm内无其他器件 2.压接件周围5mm内无其他器件 3.有极性插装件X,Y方向尽量一致 4.板边5mm为禁布区 七. 电源地层分割 1.画ROUTE KEEPIN:
Setup→Area→Route Keepin→在右边Options下,设置成Route Keepin,All→画框
应注意此步不能缺少,否则后面无法赋电源地网络. 2.画分割线
将同一层中要分割的不同网络用不同颜色高亮
Add →Line→在右边Options下,设置成Antietch,以及要分割的层→画线将不同网络分割开
3. 给电源地层的网络赋属性
例如:将VCC,VDD,GND分配到电源地层.
Edit→Properties→从右侧Find中选Net,More→将VCC,VDD,GND选中→ Apply→赋予No Rats,Route to Shape属性→结束Edit Property编辑状态.
4. 将网络分配到相应区域:
Edit→Split Plane→Set Parameter(一切都OK) Edit→Split Plane→Creat 十. 打电源地 进入SPECCTRA
1.选择打电源地过孔类型,Select→Vias For Routing→By list...→选择所需类型,Apply
2.Autoroute→ Setup... →Set Wire Grid...→X Grid和Y Grid 都设为0.1→Apply→OK
Autoroute→Setup... →Set Wire Grid...→X Grid和Y Grid 都设为0.1 3.Autoroute→Pre Route...→Fanout...→只选Power nets→插入→OK 十一. 走线
1. 改变当前缺省走线过孔,Setup→Constraints→Physical Rule Set→Current Via List中的排在第一位的过孔类型就是当前缺省的过孔类型,将其删除,则原来排在第二未的过孔类型就变成了缺省.只需再加上删除的过孔类型,则其将排在最后.
2. 在Allegro中,Route→Connect则会在右侧出现走线的各种条件设置,包括线宽和过孔 类型.在最下面有两个选项,Snap to Connect
Point,Replace Etch,前者一般不选,否则有可能走不出想要走出的形状,后者应该选中.
3. 有时走完线后发现报告冲突,说Line to SMD违反contraints,而此line 和SMD属于同一个网络,此时应该将 Setup→Contraints...→Spacing Rule Set→Set Value...→Same Net Drc设置成off
注:1.板边3mm不准走线
4 在Allegro中拷贝同时拷贝多条相同走线的方法
要想同时拷贝多条线,必须要保证元器件之间距离严格匹配,不能存在一点偏 差,因为在Allegro中可以存在孤岛式的走线,所以如果不匹配,仍可以把线拷贝上,但会认为是并未连接上,只把其作为单独一条线. 用information获得两组相同布局中相同位置管脚的坐标,例:已布线部分中管脚 1坐标为(x1,y1),未布线部分中相同管脚坐标为(x2,y2)
选择Copy状态→点击鼠标右键→选Temp Group→用鼠标选中所有将要拷贝的线→点击鼠标右键→选Compelete→键入x x1,y1设置拷贝原点→键入x x2,y2将线拷贝至所需位置→点击鼠标右键→选Done 十二. 调整冲突 十四. 检查修改
同时，有一部分错误是可以忽略的，要仔细加以区分，最好只显示布线层的错误 (一) Tools→Reports...→选取Summary Drawing Report→Run→查看Connection Statistics中内容,最终目标:Already Connected与Connections相等,Missing Connections等于0,Dangling Connections等于0,Connections 等于100%.
1. 若Already Connected小于Connections,说明存在半截线,此时应将所有赋了No Rats属性的网络都取消该属性
(Edit→Properties...)→Display→Colout/Visibility→在Global Visibility中选取All Invisible→设置Group/Display中的Ratnest颜色为显眼的颜色→