内容发布更新时间 : 2024/11/17 3:05:09星期一 下面是文章的全部内容请认真阅读。
第六章 时序逻辑电路 1、时序逻辑电路的特点
2、时序逻辑电路的分析方法、步骤 3、计数器（异步、同步）
4、用集成计数器芯片构成N进制计数器的方法 反馈清零法（同步、异步） 反馈置数法
5、寄存器、移位寄存器及环形计数器、扭环形计数器
6、计数器的级联
7、同步计数器的设计方法
例：
一、选择题与填空题
1、 一个四位二进制减法计数器的起始值为1001，经过100个时钟作用之后的值
为 。
A.1100 B.0100 C.1101 D.0101
2、 指出下列电路中能够把串行数据变成并行数据的电路应该是 。 A.JK触发器 B.3/8线译码器 C.移位寄存器 D.十进制计数器
3、 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.20 4、 n级扭环计数器的无效状态数是（ ）。
A.2n B.2n–n C.2n-2n D.2n-1
5、 同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。
6、 同样是由四个触发器构成的计数器，就状态利用率而言，最低的是（ ） A.十进制计数器 B.二进制计数器 C.环形计数器 D.扭环形计数器
7、 用反馈复位法来改变8位二进制加法计数器的模值，可以实现 模值范围的计
13
数器
A.1~15 B.1~16 C.1~32 D.1~256
8、 若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器
（ ）。
A.2 B.3 C.4 D.10 9、 下边电路中，不属于时序逻辑电路的是 _____ 。 A .计数器 B .全加器 C .寄存器 D .分频器
10、 计数器的模是（ ）。
A.触发器的个数 B.计数状态的最大可能个数 C.实际计数状态的个数 D.以上都对 11、
根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分___________计数器。
A. 加法、减法及加减可逆； B. 同步和异步； C. 二、十和N进制； D.摩尔型和米里型 。
12、 分析下图所示计数器的波形图，可知它是 进制计数器。
A. 二进制计数器 B. 五进制计数器 C. 六进制计数器
D. 十进制计数器
13、 N个触发器可以构成能寄存（ ）位二进制数码的寄存器。
A.N-1 B.N C.N+1 D.2N 14、 15、 16、 17、
欲实现模10计数器，至少需要 个触发器。
型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。 型为了将一个字节数据串行移位到移位寄存器中，必须要 个时钟脉冲。 时序逻辑电路按照其触发器是否有统一的时钟控制分为________________时序时序电路的输出仅与电路内部的状态有关。
逻辑电路和________________时序逻辑电路。 二、判断题
1、 环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ） 2、 五个D触发器构成环形计数器，其计数长度为5。 ( )
14
3、 D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ ） 4、 仅具有“置0” “置1” “保持” “翻转”功能的触发器是D触发器。（ ）
5、 时序电路一定有触发器。（ ）
6、 利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的
过渡状态，不能稳定而是立刻变为0状态。（ ） 7、 一个计数器在任意初始状态下如果都能进入到有效循环状态时，称其能自启动。
（ ）
8、 异步加法计数器应将低位的Q端与高位的CP端相连接。（ ）
9、 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。( ) 10、
n 位二进制计数器的每一种状态都被编码为对应的 n 位二进制整数。（ ）
三、计算题
1、分析下图时序电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出电路的状态表及状态转换图，说明它是Mealy 型电路还是Moore 型电路以及电路的功能。其中 A 为输入变量。
2、分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
3、分析图所示时序电路的逻辑功能，求出状态方程，列出状态表，画出状态图，并说
15
明电路能否自启动。
4、用4位二进制计数器74163构成十三进制计数器，要求：1）反馈表达式2）给各个控制端赋值并画出电路图（在原图上画即可）。
CTCTCP CR LD 工作状态
T P
Q3Q2Q1Q0↑ 0 × × × 清零 COCTP ↑ 1 0 × × 置数 CTTLD74LS163 × 1 1 0 1 保持 CPCR× 1 1 × 0 保持 D3D2D1D0↑ 1 1 1 1 计数
5、74LS162为同步十进制加法计数器，芯片逻辑电路符号及逻辑功能如图所示，CO为进位输出端，使用该芯片设计一个同步七进制加法计数器，要求：1）写出反馈识别码SN，2）给各个控制端赋值并画出电路图（在原图上画即可）。 CP ↑ ↑
CTCR LD T 0 × × 1 0 × CTP × × 工作状态 清零 置数 16