内容发布更新时间 : 2024/12/25 1:22:57星期一 下面是文章的全部内容请认真阅读。
在实验中均是先连线，后打开电源做实验，不要带电连线）
3、信号源模块“码速率选择”拨码开关设置为8分频，即拨为00000000 00001000。 24位“NRZ码型选择”拨码开关任意设置。
调节“384K调幅”旋转电位器，使“384K正弦载波”输出幅度为3.6V左右。
4、这里以数字键控法实现2PSK调制为例。调制模块“键控调制类型选择”拨码开关
拨成1001，即选择2PSK调制方式。 5、实验连线如下：
信号源模块 调制模块
NRZ ———————————— NRZ输入（数字键控法调制） 384K正弦载波————————载波1输入（数字键控法调制）
信号源模块 同步提取模块 24.576M——————————— CLK
调制模块 同步提取模块 调制输出（数字键控法调制）——调制输入
6、示波器双踪观测频带同步提取模块“V1”与“V2”测试点，调节“频率调节”旋转电位器P01，两波形可稳定观测，且均为384KHz方波信号，有“V2”超前“V1”准90度相位（半个码元宽度），如下图所示。
说明：调节“频率调节”旋转电位器时，可参考“V1”或“V2”测试点的方波频率
值，调节至频率在384KHz附近。
0V1TtS超前90度相位0V2TtS
7、示波器双踪观测信号源模块“384K正弦载波”测试点和频带同步提取模块“载波输出”测试点，微调“频率调节”旋转电位器，可观测到两波形同频且同相。 如两波形相位正好反相，可尝试按“复位”键使同相。 8、示波器分别观测“V3”、“V4”、“V5”、“V6”、“V7”测试点波形。 9、改变调制方式，重复以上实验步骤，提取同步载波。
实验二十六 位同步信号提取实验
一、实验目的
1、掌握用数字锁相环提取位同步信号的原理与实现方法。
2、了解位同步系统的性能分析。
二、实验内容
1、观察数字锁相环提取位同步信号的过程。 2、提取信号源模块NRZ码的位同步信号。
三、实验仪器
1、信号源模块 一块 2、基带同步提取模块 一块 3、频带同步提取模块 一块 4、20M双踪示波器 一台
四、实验原理
在接收数字信号时，为了在准确的判决时刻对接收码元进行判决，以及对接收码元能量正确积分，必须得知接收码元的准确起止时刻。为此，需要获得接收码元起止时刻的信息，从此信息产生一个码元同步脉冲序列，或称定时脉冲序列。
二进制码元传输系统的码元同步可以分为两大类。第1类称为外同步法，它是一种利用辅助信息同步的方法，需要信号中另外加入包含码元定时信息的导频或数据序列；第2类称为自同步法，它不需要辅助同步信息，直接从信息码元中提取出码元定时信息。显然，这种方法要求在信息码元序列中含有码元定时信息。
在数字通信系统中外同步法目前采用不多，我们对其不作详细介绍。
自同步法不需要辅助同步信息，它分为两种，即开环（open loop）同步法和闭环同步（closed－loop）法。由于二进制等先验概率的不归零（Non Return－to－Zero，NRZ）码元序列中没有离散的码元速率频谱分量，故需要在接收时对其进行某种非线性变换，才能使其频谱中含有离散的码元速率频谱分量，并从中提取码元定时信息。在开环法中就是采用这种方法提取码元同步信息的。在闭环同步中，则用比较本地时钟周期和输入信号码元周期的方法，将本地时钟锁定在输入信号上。闭环法更为准确，但是也更为复杂。
实验中基于闭环同步法的原理，设计数字锁相环，提取位同步信号。 数字锁相环提取位同步信号原理框图如下图25-1所示。
添加门接收码元窄脉冲形成器相位比较器M次分频器或门振荡器扣除门脉冲形成位同步输出
图25-1 数字锁相环提取位同步信号原理框图
数字锁相环是由高稳定度振荡器（晶振或钟振）、分频器、相位比较器和控制器组成。其中，控制器包括上图中的扣除门、添加门和或门。
设要提取的位同步信号的频率为f，则要求振荡器的振荡频率为Mf赫兹，其中M为分频器的分频系数。
窄脉冲形成器的作用是将振荡波形变成两个脉冲，分别送给添加门和扣除门。要求这两个脉冲相位刚好相差180°。
添加门为常闭门，在没有滞后脉冲控制时，这里的滞后脉冲和超前脉冲由相位比较器比较后产生，此门始终关闭，输出低电平；扣除门为常开门，在没有超前脉冲控制时，来自振荡器的窄脉冲信号顺利通过扣除门。振荡器窄脉冲经或门送入M次分频器中分频，输出频率为f赫兹的脉冲信号。该信号再经过脉冲形成电路，输出规则的位同步信号。
相位比相器反映接收码元与M次分频器的输出信号，即本地时钟信号，之间的相位关系。
如本地时钟信号超前于接收码元的相位，则比相器输出一个超前脉冲，加到扣除门，扣除一个振荡脉冲，这样分频器的输出脉冲的相位就滞后了1/M周期。
如本地时钟信号滞后于接收码元的相位，则比相器输出一个滞后脉冲，加到添加门，控制添加门打开，加入一个振荡脉冲到或门。由于加到添加门的与加到扣除门的两个振荡脉冲信号的相位相差180°，即这两个信号在时间上是错开的，因此当从添加门加入一个窄脉冲到或门时，相当于在扣除门输出的振荡信号中间插入了一个窄脉冲，也就使分频器输入端添加了一个脉冲，这样分频器输出相位就提前了1/M周期。
整个数字锁相环路按上述方式，反复调整本地时钟信号，以实现位同步。 基带同步提取模块和频带同步提取模块均采用数字锁相环提取位同步信号。接收端收到NRZ码数据后，已知码速率，设定相应的M次分频器的分频系数M，使数字锁相环从接收NRZ码中恢复出与发端频率相同的码元时钟信号。
基带同步提取模块提取三种码速率NRZ码的位同步信号，包括64K NRZ码、256K NRZ码和512K NRZ码。其中，256K NRZ码和512K NRZ码在数字基带传输系统实验中涉及到，256K时分复用数据提取位同步信号和512K时分复用再单极性码型变换数据提取位同步信号。而64K NRZ码提取位同步可作为单元实验，理解数字锁相环的工作原理和锁相过程。
频带同步提取模块为数字频带传输系统提取96K和192K码速率NRZ码的位同步信号。
五、实验步骤
1、将信号源模块、基带同步提取模块、频带同步提取模块小心地固定在主机箱中，确保电源接触良好。
2、插上电源线，打开主机箱右侧的交流开关，再分别按下三个模块中的电源开关，对应的发光二极管灯亮，三个模块均开始工作。（注意，此处只是验证通电是否成功，在实验中均是先连线，后打开电源做实验，不要带电连线） 3、64K NRZ码
（1）信号源模块“码速率选择”拨码开关设置为12分频，即拨为00000000 00010010。
24位“NRZ码型选择”拨码开关任意设置。 （2）实验连线如下：
信号源模块 基带同步提取模块
24.576M—————————24.576M NRZ ——————————NRZ1输入
（3）示波器双踪观测“NRZ1输入”与“64K－BS”测试点，有“64K－BS”为“NRZ1
输入”的位同步信号。 4、96K NRZ码
（1）信号源模块“码速率选择”拨码开关设置为8分频，即拨为00000000 00001000。
24位“NRZ码型选择”拨码开关任意设置。
（2）频带同步提取模块“位提取选择”拨码开关拨到为“1000”。
（3）拆除以上所有连线，实验重新连线如下：
信号源模块 频带同步提取模块 24.576M————————— CLK
NRZ———————————NRZ输入（位同步提取）
（4）示波器双踪观测频带同步提取模块位同步提取“NRZ输入”与“BS输出”测试
点，有“BS输出”为“NRZ输入”的位同步信号。
六、课后扩展题
参照数字锁相环提取位同步信号原理框图，有兴趣的同学可在实验箱配套的CPLD二次开发模块硬件平台上，完成“数字锁相环实验”和“位同步提取实验”。