VHDL复习题

内容发布更新时间 : 2024/12/24 7:11:28星期一 下面是文章的全部内容请认真阅读。

.

一、选择题

( A )1.一个项目的输入输出端口是定义在:

A. 实体中

B. 结构体中

C. 任何位置 D. 进程体 ( B)2.描述项目具有逻辑功能的是:

A. 实体 C. 配置 A. 结构体 C. 实体

B. 结构体 D. 进程 B. 进程 D. 配置

( A )3.关键字ARCHITECTURE定义的是:

( D )4.VHDL语言中变量定义的位置是:

A. 实体中中任何位置 B. 实体中特定位置 C. 结构体中任何位置 D. 结构体中特定位置 ( D )5.VHDL语言中信号定义的位置是:

A. 实体中任何位置 B. 实体中特定位置 C. 结构体中任何位置 D. 结构体中特定位置 ( B )6.变量是局部量可以写在:

A. 实体中 C. 线粒体

B. 进程中 D. 种子体中

B. 信号赋值号是:=

( A )7.变量和信号的描述正确的是:

A. 变量赋值号是:= ( B )8. 变量和信号的描述正确的是:

A. 变量可以带出进程 B. 信号可以带出进程 C. 信号不能带出进程 D. 二者没有区别 ( )9.对于信号和变量的说法,哪一个是不正确的:

A. 信号用于作为进程中局部数据存储单元 B. 变量的赋值是立即完成的

C. 信号在整个结构体内的任何地方都能适用 D. 变量和信号的赋值符号不一样 ( A )10.下列关于变量的说法正确的是:

A. 变量是一个局部量,它只能在进程和子程序中使用 B. B. 变量的赋值不是立即发生的,它需要有一个δ延时

C. 变量赋值号是<= D. 二者没有区别

1 / 12

. C. 在进程的敏感信号表中,既可以使用信号,也可以使用变量 D. 变量赋值的一般表达式为:目标变量名<= 表达式 ( C )11.可以不必声明而直接引用的数据类型是:

A. STD_LOGIC B. STD_LOGIC_VECTOR C. BIT D. 前面三个答案都是错误的 ( C )12.STD_LOGIG_1164中定义高阻的字符是:

A. X C. z

B. x

D. Z B. 弱信号0

( A )13.STD_LOGIG_1164中字符H定义的是:

A. 弱信号1

C. 没有这个定义 D. 初始值 ( B )14.使用STD_LOGIG_1164中的数据类型时:

A. 可以直接调用 B. 必须在库和包集合中声明 C. 必须在实体中声明 D. 必须在结构体中声明 ( B )15.关于转化函数说法正确的是:

A. 任何数据类型都可以通过转化函数相互转化 B. 只有特定类型的数据类型可以转化 C. 任何数据类型都不能转化 D. 前面说法都是错误的

( C )16.VHDL运算符优先级说法正确的是:

A. 逻辑运算的优先级最高 B. 关系运算的优先级最高 C. 逻辑运算的优先级最低 D. 关系运算的优先级最低 ( D )17.VHDL运算符优先级说法正确的是:

A. NOT的优先级最高 C. NOT的优先级最低

B. AND和NOT属于同一个优先级 D. 前面的说法都是错误的

( D )18.VHDL运算符优先级说法正确的是:

A. 括号不能改变优先级 B. 不能使用括号 C. 括号的优先级最低 D. 括号可以改变优先级

( B )19.如果a=1,b=0,则逻辑表达式(a AND b) OR( NOT b AND a)的值是:

A. 0 C. 2

B. 1 D. 不确定

( B )20.正确给变量X赋值的语句是:

A. X<=A+B; B. X:=A+b; C. X=A+B;

D. 前面的都不正确

( )21.VHDL文本编辑中编译时出现如下的报错信息,其错误原因是:

2 / 12

. Error: VHDL syntax error: choice value length must match selector expression value length

A. 表达式宽度不匹配

B. 错将设计文件存入了根目录,并将其设定成工程 C. 设计文件的文件名与实体名不一致 D. 程序中缺少关键词

( D )22.在VHDL语言中,下列对时钟边沿检测描述中,错误的是:

A. if clk’event and clk = ‘1’ then B. if falling_edge(clk) then C. if clk’event and clk = ‘0’ then D. if clk’stable and not clk = ‘1’ then ( D )23.在VHDL中,可以用以下哪条语句表示检测clock下降沿:

A. clock’ event B. clock’ event and clock=’1’(上升沿) C. clock=’0’ D. clock’ event and clock=’0’

( D )24.VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库:

A. IEEE库 C. STD库

B. VITAL库

D. WORK工作库

( A )25.VHDL常用的库是:

A. IEEE B. STD C. WORK D. PACKAGE ( B )26.下列语句中,不属于并行语句的是:

A. 进程语句 B. CASE语句 C. 元件例化语句 A. OR

D. WHEN…ELSE…语句

( D )27.下面哪一个可以用作VHDL中的合法的实体名:

B. VARIABLE D. OUT1

C. SIGNAL

( B )28.下列关于CASE语句的说法不正确的是:

A. 条件句中的选择值或标识符所代表的值必须在表达式的取值范围内 B. CASE语句中必须要有WHEN OTHERS=>NULL

C. CASE语句中的选择值只能出现一次,且不允许有相同的选择值的条件语句出现 D. CASE语句执行必须选中,且只能选中所列条件语句中的一条 ( D )29.VHDL中,为目标变量赋值符号是:

A. =: C. <=

B. = D. :=

( B )30.VHDL语言是一种结构化设计语言,一个设计实体(电路模块)包括实体与结构体两部分,结构体描述:

A. 器件外部特性 B. 器件的内部功能

C. 器件的综合约束 D. 器件外部特性与内部功能。

3 / 12

. ( A )31.大规模可编程器件主要有FPGA、CPLD两类,其中CPLD通过___A__实现其逻辑功能:

A. 可编程乘积项逻辑 C. 输入缓冲

B. 查找表(LUT) D. 输出缓冲

( C )32.大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描述中,正确的是:

A. FPGA是基于乘积项结构的可编程逻辑器件 B. FPGA是全称为复杂可编程逻辑器件

C. 基于SRAM的FPGA器件,在每次上电后必须进行一次配置 D. 在Altera公司生产的器件中,MAX7000系列属FPGA结构

( D )33.大规模可编程器件主要有FPGA、CPLD两类,下列对CPLD结构与工作原理的描述中,正确的是:

A. CPLD是基于查找表结构的可编程逻辑器件; B. CPLD即是现场可编程逻辑器件的英文简称; C. 早期的CPLD是从GAL的结构扩展而来;

D. 在Xilinx公司生产的器件中,XC9500系列属CPLD结构; ( D )34.下列标识符中,哪个是不合法的标识符:

A. State0 B. 9moon C. Not_Ack_0 D. signal ( D )35.下列4个VHDL标识符中正确的是:

A. 10#128# B. 16#E#E1 C. 74HC124 D. X_16

( D )36.基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种,按照自顶向下的设计流程,其先后顺序应该是:

A. ①②③④ B. ②①④③ C. ④③②① D. ②④③①

( B )37.基于EDA软件的FPGA / CPLD设计流程为:原理图/HDL文本输入→_____→综合→适配→_____→编程下载→硬件测试:

①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤引脚锁定 A. ③① C. ④⑤

B. ①② D. ④②

( )38.关于VHDL中的数字,请找出以下数字中最大的一个:

A. 2#1111_1110# B. 8#276# C. 10#170# D. 16#E#E1 ( B )39.下列语句中,不属于并行语句的是:

4 / 12

. A. 进程语句 B. CASE语句

C. 元件例化语句 D. WHEN…ELSE…语句

( D )40.在VHDL语言中,下列对进程语句的结构及语法规则描述中,不正确的是:

A. PROCESS为一无限循环语句

B. 敏感信号发生更新时启动进程,执行完成后,等待下一次进程启动 C. 当前进程中声明的变量不可用于其他进程

D. 进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成 ( C )41.进程中的信号赋值语句,其信号更新是:

A. 按顺序完成 B. 比变量更快完成 C. 在进程的最后完成 D. 都不对 二、名词解释题

写出下列缩写的中文(或者英文)含义 FPGA VHDL HDL CPLD PLD GAL LAB CLB LUT EDA RTL ASIC

三、简答题

1.简述信号与变量的区别

2.描述VHDL语言程序的基本结构,并简述各部分的功能

3.描述可编程逻辑器件的类型,并简要描述其特点 4.比较FPGA 与 CPLD 的异同 5.简述变量、信号和端口的区别 6.简述FPGA的系统结构 7.简述CPLD的系统结构

四、程序填空题

1.以下程序是十进制计数器的VHDL描述,试补充完整。 LIBRARY IEEE;

5 / 12

联系客服:779662525#qq.com(#替换为@) 苏ICP备20003344号-4 ceshi