内容发布更新时间 : 2024/5/13 20:12:05星期一 下面是文章的全部内容请认真阅读。
6、主从触发器存在“一次翻转”现象。（√）
7、主从JK触发器和边沿JK触发器的特性方程是相同的。（√） 8、采用边沿触发器是为了防止空翻。（╳）
9、同一逻辑功能的触发器，其电路结构一定相同。（╳） 10、仅具有反正功能的触发器是T触发器。（╳） 三、选择题
1、对于触发器和组合逻辑电路，以下（D）的说法是正确的。 A、两者都有记忆能力 B、两者都无记忆能力
C、只有组合逻辑电路有记忆能力 D、只有触发器有记忆能力 2、CP有效期间，同步RS触发器的特性方程是（B）。
Qn?1?S?RQn B、Qn?1?S?RQnQn?1?S?RQn D、Qn?1?S?RQnA、（RS=0） C、（RS=0）
3、CP有效期间，同步D触发器特性方程是（A）。
A、Qn?1?D B、Qn?1?DQn C、Qn?1?D?Qn D、Qn?1?D?Qn 4、对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的Qn?1应为（A）。 A、0 B、1 C、可能是0，也可能是1 D、与Qn有关 5、JK触发器在CP脉冲作用下，若使Qn?1?Qn，则输入信号应为（A）。 A、J?K?1 B、J?Q,K?Q C、J?Q,K?Q D、J?K?0 6、具有“置0” “置1” “保持” “翻转”功能的触发器叫（A）。
A、JK触发器 B、基本RS触发器 C、同步D触发器 D、同步RS触发器 7、边沿控制触发的触发器的触发方式为（C）。 A、上升沿触发 B、下降沿触发
C、可以是上升沿触发，也可以是下降沿触发 D、可以是高电平触发，也可以是低电平触发 8、为避免一次翻转现象，应采用（D）触发器。 A、高电平 B、低电平 C、主从 D、边沿 9、仅具有“保持”“翻转”功能的触发器叫（D）。
A、JK触发器 B、RS触发器 C、D触发器 D、T触发器 10、仅具有“翻转”功能的触发器叫（D）。
A、JK触发器 B、RS触发器 C、D触发器 D、T’触发器 四、简答题
1、画出用边沿JK触发器实现边沿T触发器的逻辑图。答：略
2、画出用主从RS触发器实现Qn?1?JQn?KQn的逻辑图。答：略 3、画出用JK触发器实现Qn?1?Qn的逻辑图。答：略
4、画出用主从RS触发器实现Qn?1?JQn?KQn的逻辑图。答：略 5、已知同步D触发器的输入信号波形，画出输出Q端信号波形。
CPD答：略 6、已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 123456CPJK答:Q
第五章 时序逻辑电路
一、填空题
1、时序逻辑电路任何时刻的输出信号不仅取决于 ，而且还取决于 。（当时的输入信号、电路原来的状态）
2、时序逻辑电路逻辑功能的表示方法有 、 、 、和 四种。（方程、状态转换真值表、状态转换图、时序图）
3、进行时序逻辑电路的分析时，需要列出逻辑电路的一些方程式，这些方程式包括 、 、 和 。（时钟方程、输出方程、驱动方程、状态方程）
4、用来记忆和统计输入CP脉冲个数的电路，称为 。（计数器） 5、用以存放二进制代码的电路称为 。（寄存器）
6、具有存放数码和使数码逐位右移或左移的电路称为 。（移位寄存器或移存器） 7、产生 的电路称为顺序脉冲发生器。（顺序脉冲信号） 二、判断题
1、时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。（√） 2、时序逻辑电路由存储电路和触发器两部分组成。（╳）
3、为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组
成。（√）
4、计数器能够记忆输入CP脉冲的最大数目，叫做这个计数器的长度，也称为计数器的“模”。（√） 5、同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有CP脉冲。（╳） 6、同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。（√）
7、时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述，它们在本质上是相通的，可以互相转换。（√）
8、当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动。（√） 9、74LS163是集成4位二进制（十六进制）同步加法计数器。（√） 三、选择题
1、时序逻辑电路中一定包含（A）
A、触发器 B、编码器 C、移位寄存器 D、译码器 2、时序电路某一时刻的输出状态，与该时刻之前的输入信号（A） A、有关 B、无关 C、有时有关，有时无关 D、以上都不对 3、用n个触发器构成计数器，可得到的最大计数长度为（D） A、n B、2n C、n2 D、2n
4、同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（B）
A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关 5、一位8421BCD计数器，至少需要（B）个触发器。 A、3 B、4 C、5 D、10
6、经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（A）自启动的计数器。 A、能 B、不能 C、不一定能 D、以上都不对 7、构成数码寄存器和移位寄存器的触发器，其逻辑功能一定为（B） A、JK触发器 B、D触发器 C、基本RS触发器 D、T触发器 8、要想把串行数据转换成并行数据，应选（C）。
A、并行输入串行输出方式 B、串行输入串行输出方式 C、串行输入并行输出方式 D、并行输入并行输出方式 9、寄存器在电路组成上的特点是（B）
A、有CP输入端，无数码输入端。 B、有CP输入端和数码输入端。 C、无CP输入端，有数码输入端。 D、无CP输入端和数码输入端。 10、通常寄存器应具有（D）功能。
A、存数和取数 B、清零和置数 C、A和B都有 D、只有存数、取数和清零，没有置数。
三、分析计算题
1、分析图示时序逻辑电路。
FF0 FF1 FF2Q1Q01D1D1D C1 C1 C1Q0Q1Q2CPQ2 解：（1）写方程式：
nnn异步时序电路，时钟方程：CP2?Q1，CP1?Q0，CP0?CP。驱动方程：D2?Q2，D1?Q1，D0?Q0
（2）求状态方程：D触发器的特性方程：Qn?1?D将各触发器的驱动方程代入，即得电路的状
n?1?Q2?D2?Q2n Q1上升沿时刻有效?Q0上升沿时刻有效 态方程：?Q1n?1?D1?Q1n ?n?1nCP上升沿时刻有效?Q0?D0?Q0 （3）计算、列状态表： （4）画状态图、时序图：
n?1?Q2?Q2n Q1??n?1n?Q1?Q1 Q0??n?1nQ?QCP?0 ?0n?1?Q2?1不变?n?1 ?Q1?1不变?n?1?Q0?1?0,CP?现 态次 态n0注n?10Q Q Qn2n1QQQn?1n?121时钟条件CP0 CP1 CP2CP0CP0 CP1CP0CP0 CP1 CP2CP0CP0 CP1CP00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 0nnn排列顺序：Q2Q1Q0CPQ0Q1Q2(b) 时序图 000←001←010←011↓ ↑111→110→101→100(a) 状态图 （5）电路功能：由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器。
2、用JK触发器设计一个4位二进制异步加法计数器 解：
Q3Q2Q1FF21JQ1JC1QQ01FF3QFF11JQFF01JC1CP计数脉冲1KRCR清零脉冲∧C1∧∧C11KR1KR1KR∧