《数字系统设计》总复习题

内容发布更新时间 : 2024/11/5 17:23:59星期一 下面是文章的全部内容请认真阅读。

19. 什么是库、程序包、子程序、过程调用、函数调用？ 20. 怎样用VHDL语言描述时钟clk信号的上升沿？ 21. 怎样用VHDL语言描述时钟clk信号的下降沿？ 22. 怎样用VHDL语言描述同步复位信号？ 23. 怎样用VHDL语言描述异步复位信号？ 24. 为什么要层次化设计？

25. Moore型状态机和Mealy型状态机有什么相同和不同？