新建
上传
首页
助手
最?/div>
资料?/div>
工具

微机原理与接口技术第五章习题解答

 

微机原理与接口技?/p>

(

楼顺天第二版

)

习题解答

 

?/p>

5

?/p>

 

总线及其形成

 

5

?/p>

1 

微处理器的外部结构表现为

 

数量有限的输入输出引?/p>

 

,

它们构成了微处理器级总线?/p>

 

5

?/p>

2

 

微处理器级总线经过形成电路之后形成?/p>

 

系统级总线

 

?/p>

 

5

?/p>

3 

?/p>

:

总线就是计算机系统中模块

(

或子系统

)

之间传输数据?/p>

地址与控制信号的公共通道

,

它就是一组公用导?/p>

,

就是计算机系统的重要组成部分?/p>

 

采用标准化总线的优点就?/p>

: 

?/p>

 

简化软、硬件设计?/p>

 

?/p>

 

简化系统结构?/p>

 

?/p>

 

易于系统扩展?/p>

 

?/p>

 

便于系统更新?/p>

 

?/p>

 

便于调试与维修?/p>

 

5

?/p>

4 

?/p>

:

在微型计算机应用系统?/p>

,

按功能层次可以把总线分成

:

片内总线、元件级总线、系

统总线与通信总线?/p>

 

5

?/p>

5 

?/p>

:RESET

为系统复位信?/p>

,

高电平有?/p>

,

其有效信号至少要保持四个时钟周期

,

且复位信

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

CLK

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

址

?/p>

0FFFF0H

?/p>

?/p>

:(CS)=0FFFFH,(IP)=0000H

?/p>

 

5

?/p>

6 8086CPU

复用的引脚有

AD

15

~AD

0

?/p>

A

16

/S

3

?/p>

A

17

/S

4

?/p>

A

18

/S

5

?/p>

A

19

/S

6

?/p>

BHE

/S

7

?/p>

 

8088CPU

复用的引脚有

AD

7

~AD

0

?/p>

A

16

/S

3

?/p>

A

17

/S

4

?/p>

A

18

/S

5

?/p>

A

19

/S

6

?/p>

BHE

/S

7

?/p>

 

5

?/p>

7 

?/p>

:

设置引脚复用主要就是可以减少引脚数量?/p>

CPU

通过分时复用解决地址线与数据?/p>

的复用问题?/p>

ALE

为地址锁存使能信号在总线周期?/p>

T1

周期有效

,

BHE

为高

8

位数据线允许

,

?/p>

T1

周期有效

,

需要锁存器锁存

,

在需要使用高

8

位数据线时使用?/p>

 

5

?/p>

8 

?/p>

:

高阻态可做开路理解。可以把它瞧作输?/p>

(

输入

)

电阻非常大?/p>

 

5

?/p>

9 

?/p>

:RESET(Reset):

复位信号

,

输入

,

高电平有效?/p>

CPU

收到复位信号?/p>

,

停止现行操作

,

?/p>

初始化段寄存?/p>

DS

?/p>

SS

?/p>

ES,

标志寄存?/p>

PSW,

指令指针

IP

与指令队?/p>

,

而使

CS=FFFFH

?/p>

RESET

信号至少保持

4

个时钟周期以上的高电?/p>

,

当它变成低电平时

,CPU

执行重启动过

?/p>

,8086/8088

将从地址

FFFF0H

开始执行指令?/p>

 

READY(Ready):

准备就绪信号

,

输入

,

高电平有效。在

T3

状态结束后

CPU

插入一个或?/p>

?/p>

TW

暂停状?/p>

,

直到

READY

信号有效?/p>

,

才进?/p>

T4

状?/p>

,

完成数据传送过程?/p>

 

TEST(Test):

测试信号

,

输入

,

低电平有效?/p>

TEST

信号?/p>

W

AIT

指令结合起来使用

,CPU

?/p>

?/p>

W

AIT

指令?/p>

,

处于等待状?/p>

,

?/p>

TEST

引脚输入低电平时

,

继续执行被暂停的指令?/p>

 

5

?/p>

10 P159-160 

5

?/p>

11 P170 

5

?/p>

12 P162 

5

?/p>

13 8086 CPU

?/p>

IO

M/

信号在访问存储器时为

 

?/p>

 

电平

,

访问

I/O

端口时为

 

?/p>

 

电平?/p>

 

5

?/p>

14

?/p>

:8086CPU

?/p>

20

条地址线与

16

条数据线

,

为了减少引脚

,

采用了分时复?/p>

,

共占?/p>

20

条引脚。这

20

条引脚在总线周期?/p>

T1

状态输出地址。为了使地址信息在总线周期的其?/p>

T

状态仍保持有效

,

总线控制逻辑必须有一个地址锁存?/p>

,

?/p>

T1

状态输出的

20

位地址信息进行

锁存?/p>

 

5

?/p>

15

 

根据传送信息的种类不同

,

系统总线分为

 

数据总线

 

?/p>

 

地址总线

 

?/p>

 

控制总线

 

?/p>

 

5

?/p>

16 

三态逻辑电路输出信号的三个状态就?/p>

 

高电?/p>

 

?/p>

 

低电?/p>

 

?/p>

 

高阻?/p>

 

?/p>

 

5

?/p>

17 

?/p>

8086

的基本读总线周期?/p>

,

?/p>

1

T

状态开始输出有效的

ALE

信号

;

?/p>

2

T

状态开始输?

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

微机原理与接口技术第五章习题解答

 

微机原理与接口技?/p>

(

楼顺天第二版

)

习题解答

 

?/p>

5

?/p>

 

总线及其形成

 

5

?/p>

1 

微处理器的外部结构表现为

 

数量有限的输入输出引?/p>

 

,

它们构成了微处理器级总线?/p>

 

5

?/p>

2

 

微处理器级总线经过形成电路之后形成?/p>

 

系统级总线

 

?/p>

 

5

?/p>

3 

?/p>

:

总线就是计算机系统中模块

(

或子系统

)

之间传输数据?/p>

地址与控制信号的公共通道

,

它就是一组公用导?/p>

,

就是计算机系统的重要组成部分?/p>

 

采用标准化总线的优点就?/p>

: 

?/p>

 

简化软、硬件设计?/p>

 

?/p>

 

简化系统结构?/p>

 

?/p>

 

易于系统扩展?/p>

 

?/p>

 

便于系统更新?/p>

 

?/p>

 

便于调试与维修?/p>

 

5

?/p>

4 

?/p>

:

在微型计算机应用系统?/p>

,

按功能层次可以把总线分成

:

片内总线、元件级总线、系

统总线与通信总线?/p>

 

5

?/p>

5 

?/p>

:RESET

为系统复位信?/p>

,

高电平有?/p>

,

其有效信号至少要保持四个时钟周期

,

且复位信

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

CLK

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

址

?/p>

0FFFF0H

?/p>

?/p>

:(CS)=0FFFFH,(IP)=0000H

?/p>

 

5

?/p>

6 8086CPU

复用的引脚有

AD

15

~AD

0

?/p>

A

16

/S

3

?/p>

A

17

/S

4

?/p>

A

18

/S

5

?/p>

A

19

/S

6

?/p>

BHE

/S

7

?/p>

 

8088CPU

复用的引脚有

AD

7

~AD

0

?/p>

A

16

/S

3

?/p>

A

17

/S

4

?/p>

A

18

/S

5

?/p>

A

19

/S

6

?/p>

BHE

/S

7

?/p>

 

5

?/p>

7 

?/p>

:

设置引脚复用主要就是可以减少引脚数量?/p>

CPU

通过分时复用解决地址线与数据?/p>

的复用问题?/p>

ALE

为地址锁存使能信号在总线周期?/p>

T1

周期有效

,

BHE

为高

8

位数据线允许

,

?/p>

T1

周期有效

,

需要锁存器锁存

,

在需要使用高

8

位数据线时使用?/p>

 

5

?/p>

8 

?/p>

:

高阻态可做开路理解。可以把它瞧作输?/p>

(

输入

)

电阻非常大?/p>

 

5

?/p>

9 

?/p>

:RESET(Reset):

复位信号

,

输入

,

高电平有效?/p>

CPU

收到复位信号?/p>

,

停止现行操作

,

?/p>

初始化段寄存?/p>

DS

?/p>

SS

?/p>

ES,

标志寄存?/p>

PSW,

指令指针

IP

与指令队?/p>

,

而使

CS=FFFFH

?/p>

RESET

信号至少保持

4

个时钟周期以上的高电?/p>

,

当它变成低电平时

,CPU

执行重启动过

?/p>

,8086/8088

将从地址

FFFF0H

开始执行指令?/p>

 

READY(Ready):

准备就绪信号

,

输入

,

高电平有效。在

T3

状态结束后

CPU

插入一个或?/p>

?/p>

TW

暂停状?/p>

,

直到

READY

信号有效?/p>

,

才进?/p>

T4

状?/p>

,

完成数据传送过程?/p>

 

TEST(Test):

测试信号

,

输入

,

低电平有效?/p>

TEST

信号?/p>

W

AIT

指令结合起来使用

,CPU

?/p>

?/p>

W

AIT

指令?/p>

,

处于等待状?/p>

,

?/p>

TEST

引脚输入低电平时

,

继续执行被暂停的指令?/p>

 

5

?/p>

10 P159-160 

5

?/p>

11 P170 

5

?/p>

12 P162 

5

?/p>

13 8086 CPU

?/p>

IO

M/

信号在访问存储器时为

 

?/p>

 

电平

,

访问

I/O

端口时为

 

?/p>

 

电平?/p>

 

5

?/p>

14

?/p>

:8086CPU

?/p>

20

条地址线与

16

条数据线

,

为了减少引脚

,

采用了分时复?/p>

,

共占?/p>

20

条引脚。这

20

条引脚在总线周期?/p>

T1

状态输出地址。为了使地址信息在总线周期的其?/p>

T

状态仍保持有效

,

总线控制逻辑必须有一个地址锁存?/p>

,

?/p>

T1

状态输出的

20

位地址信息进行

锁存?/p>

 

5

?/p>

15

 

根据传送信息的种类不同

,

系统总线分为

 

数据总线

 

?/p>

 

地址总线

 

?/p>

 

控制总线

 

?/p>

 

5

?/p>

16 

三态逻辑电路输出信号的三个状态就?/p>

 

高电?/p>

 

?/p>

 

低电?/p>

 

?/p>

 

高阻?/p>

 

?/p>

 

5

?/p>

17 

?/p>

8086

的基本读总线周期?/p>

,

?/p>

1

T

状态开始输出有效的

ALE

信号

;

?/p>

2

T

状态开始输?

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

微机原理与接口技术第五章习题解答

 

微机原理与接口技?/p>

(

楼顺天第二版

)

习题解答

 

?/p>

5

?/p>

 

总线及其形成

 

5

?/p>

1 

微处理器的外部结构表现为

 

数量有限的输入输出引?/p>

 

,

它们构成了微处理器级总线?/p>

 

5

?/p>

2

 

微处理器级总线经过形成电路之后形成?/p>

 

系统级总线

 

?/p>

 

5

?/p>

3 

?/p>

:

总线就是计算机系统中模块

(

或子系统

)

之间传输数据?/p>

地址与控制信号的公共通道

,

它就是一组公用导?/p>

,

就是计算机系统的重要组成部分?/p>

 

采用标准化总线的优点就?/p>

: 

?/p>

 

简化软、硬件设计?/p>

 

?/p>

 

简化系统结构?/p>

 

?/p>

 

易于系统扩展?/p>

 

?/p>

 

便于系统更新?/p>

 

?/p>

 

便于调试与维修?/p>

 

5

?/p>

4 

?/p>

:

在微型计算机应用系统?/p>

,

按功能层次可以把总线分成

:

片内总线、元件级总线、系

统总线与通信总线?/p>

 

5

?/p>

5 

?/p>

:RESET

为系统复位信?/p>

,

高电平有?/p>

,

其有效信号至少要保持四个时钟周期

,

且复位信

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

CLK

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

址

?/p>

0FFFF0H

?/p>

?/p>

:(CS)=0FFFFH,(IP)=0000H

?/p>

 

5

?/p>

6 8086CPU

复用的引脚有

AD

15

~AD

0

?/p>

A

16

/S

3

?/p>

A

17

/S

4

?/p>

A

18

/S

5

?/p>

A

19

/S

6

?/p>

BHE

/S

7

?/p>

 

8088CPU

复用的引脚有

AD

7

~AD

0

?/p>

A

16

/S

3

?/p>

A

17

/S

4

?/p>

A

18

/S

5

?/p>

A

19

/S

6

?/p>

BHE

/S

7

?/p>

 

5

?/p>

7 

?/p>

:

设置引脚复用主要就是可以减少引脚数量?/p>

CPU

通过分时复用解决地址线与数据?/p>

的复用问题?/p>

ALE

为地址锁存使能信号在总线周期?/p>

T1

周期有效

,

BHE

为高

8

位数据线允许

,

?/p>

T1

周期有效

,

需要锁存器锁存

,

在需要使用高

8

位数据线时使用?/p>

 

5

?/p>

8 

?/p>

:

高阻态可做开路理解。可以把它瞧作输?/p>

(

输入

)

电阻非常大?/p>

 

5

?/p>

9 

?/p>

:RESET(Reset):

复位信号

,

输入

,

高电平有效?/p>

CPU

收到复位信号?/p>

,

停止现行操作

,

?/p>

初始化段寄存?/p>

DS

?/p>

SS

?/p>

ES,

标志寄存?/p>

PSW,

指令指针

IP

与指令队?/p>

,

而使

CS=FFFFH

?/p>

RESET

信号至少保持

4

个时钟周期以上的高电?/p>

,

当它变成低电平时

,CPU

执行重启动过

?/p>

,8086/8088

将从地址

FFFF0H

开始执行指令?/p>

 

READY(Ready):

准备就绪信号

,

输入

,

高电平有效。在

T3

状态结束后

CPU

插入一个或?/p>

?/p>

TW

暂停状?/p>

,

直到

READY

信号有效?/p>

,

才进?/p>

T4

状?/p>

,

完成数据传送过程?/p>

 

TEST(Test):

测试信号

,

输入

,

低电平有效?/p>

TEST

信号?/p>

W

AIT

指令结合起来使用

,CPU

?/p>

?/p>

W

AIT

指令?/p>

,

处于等待状?/p>

,

?/p>

TEST

引脚输入低电平时

,

继续执行被暂停的指令?/p>

 

5

?/p>

10 P159-160 

5

?/p>

11 P170 

5

?/p>

12 P162 

5

?/p>

13 8086 CPU

?/p>

IO

M/

信号在访问存储器时为

 

?/p>

 

电平

,

访问

I/O

端口时为

 

?/p>

 

电平?/p>

 

5

?/p>

14

?/p>

:8086CPU

?/p>

20

条地址线与

16

条数据线

,

为了减少引脚

,

采用了分时复?/p>

,

共占?/p>

20

条引脚。这

20

条引脚在总线周期?/p>

T1

状态输出地址。为了使地址信息在总线周期的其?/p>

T

状态仍保持有效

,

总线控制逻辑必须有一个地址锁存?/p>

,

?/p>

T1

状态输出的

20

位地址信息进行

锁存?/p>

 

5

?/p>

15

 

根据传送信息的种类不同

,

系统总线分为

 

数据总线

 

?/p>

 

地址总线

 

?/p>

 

控制总线

 

?/p>

 

5

?/p>

16 

三态逻辑电路输出信号的三个状态就?/p>

 

高电?/p>

 

?/p>

 

低电?/p>

 

?/p>

 

高阻?/p>

 

?/p>

 

5

?/p>

17 

?/p>

8086

的基本读总线周期?/p>

,

?/p>

1

T

状态开始输出有效的

ALE

信号

;

?/p>

2

T

状态开始输?

Ͼλ">
Ͼλ
Ŀ

微机原理与接口技术第五章习题解答 - 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

微机原理与接口技术第五章习题解答

 

微机原理与接口技?/p>

(

楼顺天第二版

)

习题解答

 

?/p>

5

?/p>

 

总线及其形成

 

5

?/p>

1 

微处理器的外部结构表现为

 

数量有限的输入输出引?/p>

 

,

它们构成了微处理器级总线?/p>

 

5

?/p>

2

 

微处理器级总线经过形成电路之后形成?/p>

 

系统级总线

 

?/p>

 

5

?/p>

3 

?/p>

:

总线就是计算机系统中模块

(

或子系统

)

之间传输数据?/p>

地址与控制信号的公共通道

,

它就是一组公用导?/p>

,

就是计算机系统的重要组成部分?/p>

 

采用标准化总线的优点就?/p>

: 

?/p>

 

简化软、硬件设计?/p>

 

?/p>

 

简化系统结构?/p>

 

?/p>

 

易于系统扩展?/p>

 

?/p>

 

便于系统更新?/p>

 

?/p>

 

便于调试与维修?/p>

 

5

?/p>

4 

?/p>

:

在微型计算机应用系统?/p>

,

按功能层次可以把总线分成

:

片内总线、元件级总线、系

统总线与通信总线?/p>

 

5

?/p>

5 

?/p>

:RESET

为系统复位信?/p>

,

高电平有?/p>

,

其有效信号至少要保持四个时钟周期

,

且复位信

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

CLK

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

?/p>

址

?/p>

0FFFF0H

?/p>

?/p>

:(CS)=0FFFFH,(IP)=0000H

?/p>

 

5

?/p>

6 8086CPU

复用的引脚有

AD

15

~AD

0

?/p>

A

16

/S

3

?/p>

A

17

/S

4

?/p>

A

18

/S

5

?/p>

A

19

/S

6

?/p>

BHE

/S

7

?/p>

 

8088CPU

复用的引脚有

AD

7

~AD

0

?/p>

A

16

/S

3

?/p>

A

17

/S

4

?/p>

A

18

/S

5

?/p>

A

19

/S

6

?/p>

BHE

/S

7

?/p>

 

5

?/p>

7 

?/p>

:

设置引脚复用主要就是可以减少引脚数量?/p>

CPU

通过分时复用解决地址线与数据?/p>

的复用问题?/p>

ALE

为地址锁存使能信号在总线周期?/p>

T1

周期有效

,

BHE

为高

8

位数据线允许

,

?/p>

T1

周期有效

,

需要锁存器锁存

,

在需要使用高

8

位数据线时使用?/p>

 

5

?/p>

8 

?/p>

:

高阻态可做开路理解。可以把它瞧作输?/p>

(

输入

)

电阻非常大?/p>

 

5

?/p>

9 

?/p>

:RESET(Reset):

复位信号

,

输入

,

高电平有效?/p>

CPU

收到复位信号?/p>

,

停止现行操作

,

?/p>

初始化段寄存?/p>

DS

?/p>

SS

?/p>

ES,

标志寄存?/p>

PSW,

指令指针

IP

与指令队?/p>

,

而使

CS=FFFFH

?/p>

RESET

信号至少保持

4

个时钟周期以上的高电?/p>

,

当它变成低电平时

,CPU

执行重启动过

?/p>

,8086/8088

将从地址

FFFF0H

开始执行指令?/p>

 

READY(Ready):

准备就绪信号

,

输入

,

高电平有效。在

T3

状态结束后

CPU

插入一个或?/p>

?/p>

TW

暂停状?/p>

,

直到

READY

信号有效?/p>

,

才进?/p>

T4

状?/p>

,

完成数据传送过程?/p>

 

TEST(Test):

测试信号

,

输入

,

低电平有效?/p>

TEST

信号?/p>

W

AIT

指令结合起来使用

,CPU

?/p>

?/p>

W

AIT

指令?/p>

,

处于等待状?/p>

,

?/p>

TEST

引脚输入低电平时

,

继续执行被暂停的指令?/p>

 

5

?/p>

10 P159-160 

5

?/p>

11 P170 

5

?/p>

12 P162 

5

?/p>

13 8086 CPU

?/p>

IO

M/

信号在访问存储器时为

 

?/p>

 

电平

,

访问

I/O

端口时为

 

?/p>

 

电平?/p>

 

5

?/p>

14

?/p>

:8086CPU

?/p>

20

条地址线与

16

条数据线

,

为了减少引脚

,

采用了分时复?/p>

,

共占?/p>

20

条引脚。这

20

条引脚在总线周期?/p>

T1

状态输出地址。为了使地址信息在总线周期的其?/p>

T

状态仍保持有效

,

总线控制逻辑必须有一个地址锁存?/p>

,

?/p>

T1

状态输出的

20

位地址信息进行

锁存?/p>

 

5

?/p>

15

 

根据传送信息的种类不同

,

系统总线分为

 

数据总线

 

?/p>

 

地址总线

 

?/p>

 

控制总线

 

?/p>

 

5

?/p>

16 

三态逻辑电路输出信号的三个状态就?/p>

 

高电?/p>

 

?/p>

 

低电?/p>

 

?/p>

 

高阻?/p>

 

?/p>

 

5

?/p>

17 

?/p>

8086

的基本读总线周期?/p>

,

?/p>

1

T

状态开始输出有效的

ALE

信号

;

?/p>

2

T

状态开始输?



ļ׺.doc޸Ϊ.docĶ

  • ʽ(ʦֵص) (1)
  • վۺӦԤ
  • ۾ѧ⼰𰸣棩
  • Ľṹ빦()
  • ԭѧѧϰ()
  • ܵʾҵֱ̰ȭ
  • ˽̰Сѧ꼶ѧ²ĩ (3)
  • ˽Aѧһ1.3.11ʱĵѧ
  • 2017߿һģ⿼ԵԾ03
  • ڲϰ⼰ο

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@) ICP20003344-4