Design and Implementation of RISC I
[摘要]
RISC
是专门用来单?/p>
VLSI
计算机执行的计算机体系结构,它证明了通过正确的选择
一小部分指令和微体系结构的设计能够获得高产量的机器?/p>
有限的指令条数和寻址方式使得?/p>
制部分变小,
同时缩短了机器的时钟周期?/p>
这样的机器对设计投入的要求大大降低,
从而缩?/p>
了设计周期?/p>
这样?/p>
RISC
体系结构课程已经作为
UCBerkeley
大学的课程,课程分为四个部分:设计和
评价体系结构思想?/p>
设计
LSI
组件?/p>
将这些组件放?/p>
VLSI
片上?/p>
最后对
VLSI
片进行测试?/p>
CAD
和芯片用来测试的环境同样也做了描述?/p>
VLSI
技术的发展使得在单硅片上实现微计算机成为了可能,但是这个和主框架的实现技术有
很大的差别?/p>
为实现一个高效的单片计算机,
需要根据现在计算机发展的各种限制重新设计实现,
有限的晶
体管需要明智得分配给处理器、主存、通信接口、和其他需要的功能?/p>
本文发现?/p>
通过合适的对一小部分经常被执行的知名的约束?/p>
结合专门被用来快速执行这一?/p>
分的所有指令的体系结构,这样的机器的执行效率出乎意料的高?/p>
RISC I
?/p>
Goal chip
RISC II
?/p>
Goal Chip
RISC
工程以六个月的调研学习为基础,在这段时间里各种基础的概念都被考虑?/p>
RISC
的设?/p>
着重考虑了高级程序语言的需求?/p>
RISC
I
选用的是
C
语言?/p>
Pascal
语言。由于受到晶体管?/p>
量的限制?/p>
RISC I
的大部分都由软件实现,硬件用来处理最耗费时间的项目,对于使用者来
说这样的设计是不可见的,且没有多大影响。但这样的实现方式就需要一个高效的编译器和
HLL
调试工具。给定这样的框架,这个体系结构的重点在于决定哪些功能由硬件实现,哪些?/p>
软件实现
由于片周围带宽的限制,因?/p>
VLSI
芯片必须强调独立动作。指令通过单独的短周期被执行,
并且
32
位定长,不常用的指令则通过指令序列或者子程序来实现?/p>
需要统计高级语言程序中各种语句的使用频率?/p>
这样能够更好的预测各语句类型执行的相应的
代价?/p>
3
、重叠寄存器?/p>
程序的使用过程包括两组耗费时间的操作:
在每个调用和返回时保存和存储寄存器,
在不同程
序间传递参数和结果?/p>
可以通过使用多个寄存器组降低这个门槛?/p>
本地标量数据变量的使用频
率通过将它们至于寄存器中能够证明这一点?/p>
?/p>
RISC
I
芯片上,那些通过简化控制电路产生的区域被用来放置一大组
32
位的寄存器。处?/p>
器为每一个程序调用分配一组新的寄存器?/p>
这个过程通过简单的改变硬件指针实现?/p>
由此从?/p>
避免节约寄存器在内存中造成的高时间开销?/p>
返回指令将寄存器组指针重新置为先前的值,
?/p>
而恢复寄存器组中原来的值?/p>
也有是个寄存器用作全局寄存器,
因此每一个程序能够访问如?