1
/
4
EDA
实验报告ä¹?/p>
姓名
xxx
学号
xxxxxxx
实验时间
�
�
�/p>
ç§?/p>
3-8
译码器的设计
å®?/p>
�
ç›?/p>
çš?/p>
1
�/p>
通过一个简单的
3
ï¼?/p>
8
译码器的设计ï¼?/p>
让学生掌握组合逻辑电路的设计方法ã€?/p>
2
、初步掌æ�?/p>
VHDL
语言的常用语句ã€?/p>
3
、掌æ�?/p>
VHDL
语言的基本语句及文本输入çš?/p>
EDA
设计方法ã€?/p>
è®?/p>
è®?/p>
�/p>
æ±?/p>
设计一ä¸?/p>
3
�/p>
8
译码器使其满足如下真值表ï¼?/p>
3-8
译码器真值表
选通输å…?/p>
二进åˆ?/p>
输入
译码输出
S0
S1
S2
A
B
C
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
X
1
X
X
X
X
1
1
1
1
1
1
1
1
X
X
1
X
X
X
1
1
1
1
1
1
1
1
0
X
X
X
X
X
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
0
1
1
1
1
1
1
1
0
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
1
1
0
1
1
1
1
1
0
0
1
0
0
1
1
1
1
0
1
1
1
1
0
0
1
0
1
1
1
1
1
1
0
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
1.
采用原理图输入法利用门电路进行设计并实现仿真、下载ã€?/p>
2.
利用
VHDL
语言输入进行设计并进行仿真ã€?/p>