第一?/p>
1.4
简述在基于
FPGA/CPLD
?/p>
EDA
设计流程中所涉及?/p>
EDA
工具及其在整个流?/p>
中的作用?/p>
?/p>
1
?/p>
?/p>
计输入编辑器?/p>
功能是在“设计输入”模块中接受图形(包括原理图,状态图,波形图)的输入和硬
件描述语言的文本输入?/p>
?/p>
2
?/p>
H
DL
综合器:
功能是在“综合过程”模块中将设计者在
EDA
平台上编辑输入的
HDL
文本,原理图
或状态图形描述,
依据给定的硬件结构组件和约束控制条件进行编译?/p>
优化?/p>
转换和综合,
最终获得门级电路甚至更底层电路描述网表文件?/p>
?/p>
3
?/p>
?/p>
配器?/p>
功能是在“适配”模块中将由综合器产生的网表文件配置于指定的目标器件中,使之
产生最终的下载文件?/p>
?/p>
4
?/p>
?/p>
真器?/p>
功能是实现时序仿真和功能仿真?/p>
即在不同的级别上对适配生成的结果警醒模拟测试?/p>
?/p>
5
?/p>
?/p>
载器?/p>