EDA VHDL 4位全加器实验报告解析