EDA课程设计--基于CPLD的Verilog秒表设计