VHDL中信号与变量的区别