VHDL语言编写半加器